JPH02242338A

JPH02242338A - 命令プリフェッチ装置

Info

Publication number: JPH02242338A
Application number: JP1062833A
Authority: JP
Inventors: Kokichi Taniai; 谷合　高吉; Hajime Sato; 一佐藤; Hidetoshi Shimura; 志村　英年; Tadashi Saito; 正斎藤; Shinji Oyamada; 信次小山田
Original assignee: Fujitsu Ltd; Fujitsu Microcomputer Systems Ltd
Current assignee: Fujitsu Ltd; Fujitsu Microcomputer Systems Ltd
Priority date: 1989-03-15
Filing date: 1989-03-15
Publication date: 1990-09-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、命令プリフェッチ装置に関するものである。

命令プリフェッチ装置は、ある命令を実行している間に
それ以降の命令を予じめフエ・ソチする（プリフェッチ
）ものであり、このような装置において、プリフェッチ
された命令が分岐を伴う命令（分岐命令）である場合に
は、それ以降のプリフェッチされた命令は無効となる。

そこで、プリフェッチされた命令が分岐を伴う命令であ
る場合には、それ以降の命令のブリフエ・ソチを停止し
て、無駄なプリフェッチをなくすことが望まれている。

〔従来の技術〕

初期のＣＰＵや周辺装置においては、命令のフェッチと
該命令の実行とは、順番に行なわれていた。すなわち、
ある命令がフェッチされて該命令が実行された後、次の
命令のフェッチ及び実行が行なわれていた。しかしなが
ら、装置の高性能化により、ある命令を実行している間
にそれ以降の命令を予じめフェッチする（プリフェッチ
）装置が一般的になってきた。このようなプリフェッチ
装置には、 ■　数バイトのＦＩＦＯを有し、該ＦＩＦＯに空きが生
じるごとに、命令をフェッチするもの、 ■　キャッシュとよばれるＩＫバイト位の内蔵モリを有
し、該内蔵メモリにストアされていないアドレスから命
令をフェッチしようとしたときに、外部メモリから命令
を取り込むもの等がある。

〔発明が解決しようとする課題〕

上記のようなプリフェッチ装置においては、命令の種類
に関係なくアドレスの順番に命令をフェッチしていくの
で、分岐を伴う命令があった場合には、それ以降のプリ
フェッチされた命令は無効となる。なお、条件分岐命令
の場合には、それ以降のプリフェッチされた命令が無効
にならないこともある。

従って、分岐命令があった場合には、それ以降の無効な
命令のプリフェッチのために、無駄なプリフェッチ、す
なわち、無駄なバスサイクルが行なわれることとなる。

この際に、バスに１つのバスマスタしか存在しない場合
には問題はないと思ワレるが、複数のバスマスタがバス
を共有している場合には、他のバスマスタがバスを使用
することができず、システム全体のバス効率が低下しい
てしまう。

本発明の目的は、無駄なプリフェッチ、すなわち無駄な
バスサイクルをなくして、システム全体のバス効率を向
上させることができる命令プリフェッチ装置を提供する
ことにある。

〔課題を解決するための手段〕

本発明は、命令をプリフェッチするプリフェッチ手段（
１４）と、該プリフェッチされた命令をデコードするデ
コード手段（３４）と、該プリフェッチされた命令を実
行する実行手段（１８゜１４）と、を含み、前記デコー
ド手段（３４）によりデコードされた命令が分岐を伴う
命令である場合には、該分岐を伴う命令の実行手段（１
８）による実行が終了するまで、プリフェッチ手段（１
４）によるそれ以降の命令のプリフェッチが停止される
ように構成する。

〔作用〕

本発明においては、プリフェッチ手段（１４）により命
令がプリフェッチされ、デコード手段（３４）により命
令がデコードされたとき、該命令が分岐を伴う命令であ
る場合には、この分岐を伴う命令の実行手段（１８）に
よる実行が終了するまでは、プリフェッチ手段（１４）
は、それ以降の命令のプリフェッチを停止し、これによ
り、無駄なプリフェッチを行なわないようにしている。

〔実施例〕

以下、図面に基づいて本発明の好適な実施例を説明する
。

第１図には、本発明の実施例による命令プリフェッチ装
置のブロック回路が示され、第２図には、第１図の命令
プリフェッチ装置内のプリフェッチユニットのブロック
回路が示されている。なお、命令プリフェッチ装置にお
いて、以下のような分岐命令が設定されている。

・ＪＭＰ：ジャンプ（絶対アドレス）・ＢＲＡ：ジャンプ（相対アドレス）・Ｂｃｃ：条件ジャンプ（相対アドレス）・ＪＳＲ：サ
ブルーチンジャンプ（絶対アドレス）・ＢＳＲ：サブルーチンジャンプ（相対アドレ刈・ＲＴＳ：リターンサブルーチン第１図において、データｌ７０１０は、外部とデータの
やりとりを行うものであり、アドレスＩ１０には、外部
にアドレスを出力するものであり、プリフェッチユニッ
ト１４は、命令のプリフェッチを行い及び分岐命令を実
行するものであり、コマンドバッファ１６は、前記プリ
フェッチユニット１４でプリフェッチされた命令をスト
アし゛ておくＦＩＦＯであり、実行ユニット１８は、分
岐命令以外の命令を実行するものである。なお、符号２
０は、内部データバスを示す。

次に、上記プリフェッチユニット１４内の構成を第２図
を参照しながら説明する。

アダー２２は、アドレス計算を行うための加算器であり
、このアダー２２は、セレクタ２４の出力側に接続され
るとともに、他のセレクタ２６の入力端に接続されてい
る。プリフェッチポインタ２８は、プリフェッチすべき
命令のアドレスを示すレジスタである。

セレクタ２４は次の動作を行う。命令が分岐命令でない
場合、セレクタ２４では＋１、セレクタ２６はアダー２
２の出力側が選択される。命令が相対アドレスへの分岐
命令である場合、セレクタ２４では内部データバスから
のデータ側、セレクタ２６はアダー２２の出力側が選択
される。命令が絶対アドレスへの分岐命令である場合、
セレクタ２６では内部データバスからのデータ側が選択
される（セレクタ２４は無関係）。

コマンドレジスタ３０は、命令コードをストアするレジ
スタであり、パラメータレジスタ３２は、分岐先アドレ
ス等の分岐命令に必要なパラメータをストアするレジス
タであり、コマンドデコーダ３４は、命令のデコーダで
あり次のマイクロＲＯＭ３６のアドレス等を発生する。

マイクロＲＯＭ３６は、プリフェッチや分岐命令の実行
に必要な制御信号を発生するものであり、実行ユニット
ｌ／Ｆ３８は、前記実行ユニット１８（第１図参照）と
のインタフェースを行うものである。

次に、上記装置の作用を説明する。

プリフェッチユニット１４内のプリフェッチポインタ２
８から、アドレス１１０１２に、アドレスが転送されて
出力される。このアドレスにあるメモリ（図示せず）か
ら、コマンドレジスタ３０に、命令コードが取り込まれ
る。以上のようにして、プリフェッチユニット１４によ
り、命令がプリフェッチされる。

コマンドデコーダ３４は、このコマンドレジスタ３０に
取り込まれた命令をデコードし、該命令が分岐を伴う命
令であるか否かを判断する。

まず、コマンドデコーダ３４により命令が分岐を伴う命
令ではないと判断された場合には、実行ユニットＩ／Ｆ
３８からコマンドバッファ１６（第１図参照）に、ライ
トコマンドバッファ信号が供給されるのと同時に、コマ
ンドレジスタ３ｏがら内部データバス２０を介してコマ
ンドバッファ１６に、命令コードが書き込まれる。この
後、該命令が必要とするパラメータが取り込まれるごと
に、実行ユニットＩ／Ｆ３８がらコマンドバッファ１６
にライトコマンドバッファ信号が印加され、パラメータ
がコマンドバッファ１６に書き込まれ、実行ユニット１
８で命令が実行される。

また、コマンドデコーダ３４により命令が分岐を伴う命
令ではないと判断されているので、上記実行ユニット１
８による命令の実行にかかわらず、マイクロＲＯＭ３６
は、制御信号をプリフェッチユニット１４内の各ブロッ
ク（図示せず）に供給し、命令のプリフェッチ動作が継
続されるようにする。

一方、コマンドデコーダ３４により命令が分岐を伴う命
令であると判断された場合には、この処理プログラムの
入ったマイクロＲＯＭ３６のアドレスがコマンドデコー
ダ３４から出力され、以後分岐先アドレスが必要な場合
に該分岐先アドレスをパラメータレジスタ３２に取り込
む。マイクロプログラムでは、実行ユニット１８での命
令の実行の終了後に、この分岐命令がプリフェッチユニ
ット１４で実行されるように指示する。

この分岐命令の実行に際し、マイクロＲＯＭ３６は、制
御信号をプリフェッチユニット１４内の各ブロックに供
給し、該分岐命令の実行が終了するまで、それ以降の命
令のプリフェッチが停止されるようにする。これにより
、無駄なプリフェッチが行われないようにする。

次に、第３図のタイミングチャートを参照しながら、装
置の作用を更に詳細に説明する。なお、第３図において
、Ｃ１は、分岐命令以外の命令の命令コードを示し、ｐ
Ｈ，ＰＩ３は、該命令Ｃ１のパラメータを示し、Ｃ２，
Ｐ２１．・・・についても同様である。なお、ＪＭＰは
、分岐命令を示す。

時刻ｔ１で命令Ｃ１がプリフェッチされ、時刻ｔ、、、
ｔ３でそれぞれ命令Ｃ１のパラメータｐＨ，ＰＩ３がプ
リフェッチされる。時刻ｔ４では、プリフェッチされた
命令Ｃ１がパラメータｐＨ，ＰＩ３を使用して実行され
るとともに、次の命令Ｃ２がプリフェッチされ、時刻ｔ
５で命令Ｃ２のパラメータＰ２１がプリフェッチされる
。

前記命令Ｃ１の実行は、時刻ｔ９で終了するので、この
命令Ｃ２の実行は、時刻ｔ９で開始する。

時刻ｔ６では、分岐命令ＪＭＰがプリフェッチされ、時
刻ｔ７で分岐命令ＪＭＰのパラメータ３１がプリフェッ
チされる。前記命令Ｃ２の実行は、時刻’１０で終了す
るので、この分岐命令ＪＭＰの実行は、時刻’１０で開
始し、時刻ｔ１、で終了する。

そして、前記時刻ｔ８でプリフェッチされた命令が分岐
命令ＪＭＰであることがコマンドデコーダ３４（第２図
参照）で判断されると、該分岐命令ＪＭＰの実行が終了
するまで、すなわち、時刻ｔ１１まで、それ以降の命令
のプリフェッチが停止される。すなわち、時刻ｔ８〜時
刻ｔ１１の間（時間Ｔｏ）では、命令のプリフェッチが
停止されている。このように、時刻Ｔｏでは、命令のプ
リフェッチが停止されているので、無駄なプリフェッチ
が防止される。

なお、時刻ｔ１、で分岐命令ＪＭＰの実行が終了すると
、命令のプリフェッチが再び開始され、すなわち、命令
Ｃ４がプリフェッチされる。以下、同様にして、命令の
プリフェッチ及び命令の実行がなされ、プリフェッチさ
れた命令が分岐を伴う命令である場合には、該分岐命令
の実行が終了するまで、それ以降の命令のプリフェッチ
が停止される。

〔発明の効果〕以上説明したように、本発明によれば、プリフェッチさ
れた命令が分岐を伴う命令である場合には、該分岐命令
の実行が終了するまで、それ以降のプリフェッチを停止
するようにしているので、無駄なプリフェッチ、すなわ
ち無駄なバスサイクルをなくすことができる。従って、
バスを共有している他のバスマスタ、がバスを使用する
ことができ、システム全体のバス効率を向上させること
ができる。

【図面の簡単な説明】

第１図は、本発明の実施例による命令プリフェッチ装置
のブロック回路図、第２図は、第１図の命令プリフェッチ装置内のプリフェ
ッチユニットのブロック回路図、第３図は、本発明の実
施例による命令プリフェッチ装置のタイミングチャート
図である。１４・・・プリフェッチユニット１８・・・実行ユニット２８・・・プリフェッチポインタ３４・・・コマンドデコーダ

Claims

【特許請求の範囲】命令をプリフェッチするプリフェッチ手段（１４）と、該プリフェッチされた命令をデコードするデコード手段
（３４）と、該プリフェッチされた命令を実行する実行手段（１８、
１４）と、を含み、前記デコード手段（３４）によりデコードされた命令が
分岐を伴う命令である場合には、該分岐を伴う命令の実
行手段（１８）による実行が終了するまで、プリフェッ
チ手段（１４）によるそれ以降の命令のプリフェッチが
停止されるように構成されていることを特徴とする命令
プリフェッチ装置。