JPH02238544A - プロトコル高速処理方法 - Google Patents

プロトコル高速処理方法

Info

Publication number
JPH02238544A
JPH02238544A JP1057701A JP5770189A JPH02238544A JP H02238544 A JPH02238544 A JP H02238544A JP 1057701 A JP1057701 A JP 1057701A JP 5770189 A JP5770189 A JP 5770189A JP H02238544 A JPH02238544 A JP H02238544A
Authority
JP
Japan
Prior art keywords
frame
received
protocol
packet
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1057701A
Other languages
English (en)
Other versions
JP2986802B2 (ja
Inventor
Tetsuhiko Hirata
哲彦 平田
Susumu Matsui
進 松井
Matsuaki Terada
寺田　松昭
Tatsuya Yokoyama
達也 横山
Shinichi Kamiyama
真一 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1057701A priority Critical patent/JP2986802B2/ja
Priority to US07/489,243 priority patent/US5056058A/en
Publication of JPH02238544A publication Critical patent/JPH02238544A/ja
Priority to US07/659,705 priority patent/US5303344A/en
Application granted granted Critical
Publication of JP2986802B2 publication Critical patent/JP2986802B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ン） 〔産業上の利用分野〕 本発明は情報通信ネットワークにおける通信プロトコル
の高速処理朋式、この方式を実施する通信制御装置、及
びこの方式を応用したプロトコルの高速変換装置に関す
る。
〔従来の技術〕
従来、情報通信ネットワークにおける通信プロトコルの
処理は、情報フレームの受信が終った時点で、その受信
フレームの種別を判断することから始めていた。フレー
ムの受信から応答の送信までの時間を短縮する１つの方
式として、例えば特開昭６２−１６４３４５号公報には
、情報フレームがデータとデータに先行する制御フィー
ルドに分れることに着目し、制御フイτルドの受信終了
とデータの受信終了を各々ハードウエア制御で通知させ
ることにより、制御フィールドの受信が終了した時点か
らフィールドの解読及び送信処理の準備を開始し、デー
タまで全てを受信終了した時点でデータの処理を開始し
、マイクロプログラムによる処理の時間帯を分散して、
フレーム受信から応答送信までの時間を短縮するように
した方式が記載されている。
〔発明が解決しようとする課題〕
上記従来方式は、応答フレームの送信準備を、フレーム
全体の受信終了を持たずに、制御フィールドの受信終了
により開始できることに着目したものである。上記方式
は、部分／全体の差異はあるものの、フレームを受信し
てから解読して処理するという点で、従来からの一般的
な方式を踏襲しており、更に高速化の余地を残している
。また、階層化された通信のプロトコルにおいては、階
層化プロトコルをいかに高速に処理するか、あるいは処
理をハード／ソフトのいすれで行うか、フレーム中の制
御フィールド（ヘッダ）をいかに処理するか等について
改良の余地を残している。
本発明の目的は、情報フレームを受信した際に生ずる通
信プロトコルの受信処理を高速化することにある。
本発明の他の目的は、情報フレームを受信した際に生ず
るフレームの受信処理と、対応する応答フレームの送信
処理までを高速に実行することにある。
本発明の更に他の目的は、階層化されたプロトコルの処
理を全層まとめて一括して処理し、処理時間を短縮する
ことにある。
本発明の更に他の目的は、受信フレームのヘッダ部処理
を高速化することにある。
本発明の更に他の目的は、通信プロ１−コルを高速に処
理することのできる通信制御装置を提供することにある
。
本発明の更に他の目的は、異なるプロトコルを有すネツ
１−ワーク間をプロトコル変換装置で接続した構成にお
いて、遅延時間の少ないプロトコル変換装置を提供する
ことにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明では、受信フレーム
処理時に、以前に受信フレーｌ１の種別や自局が送信し
たフレームの種別をプロトコルと照合し、次回受信が予
想されるフレームの種別を特定し、次の受信フレームの
ヘッダ処理に備えるようにする。また、応答フレームの
送信を高速化するために、上記受信予８Ｉリしたフレー
ムに対応して、送信すべきフレームのヘッダ等を予め準
備しておく。
本発明では、上述した受信フレーム処理と応答フレーム
の送信処理の高速化か、階層化されたプロトコルの各層
に適用可能であることに着目し、階層化プロトコル全層
を一度に処理することを他の特徴とする。
〔作用〕
従来は情報フレームの受信が終了した時点で全ての処理
が開始されていたが、本発明では、１つのフレームが受
信された時、次に受信するであろうフレームの種別を予
測し、実際に次のフレームが受信される前に該フレーム
の受信処理の１部を開始する。予測したフレームと実際
に受信されるフレームとが異なる場合もあるが、この場
合は前もって準備しておいた比較処理用ヘッダが使用で
きなくなるだけであるから、この場合に限り、受信した
フレームのヘッダと状態管理テーブルの情報を比較する
従来と同様の方法をとることにより、何ら支障なく受信
処理を実行可能である。
また、階層化プロトコルの一括処理は、基本的には１つ
のプロトコル（１つのレイヤ）に対して適用される上記
受信フレーム予測によるプロトコル高速処理を更に発展
させ、１つのフレーム受信時に全階層のヘッダを予測し
、一括処理することによって、プロトコル処理を更に高
速化したものである。この場合、いずれかのレイヤで実
際のフレームと予測フレームの種別が異なり、くい違い
を生じたレイヤ以上の各レイヤについて再度処理をし直
す必要が生ずる場合があるが、この再処理は、ソフトウ
エア制御により行っても良いし、ハードウエア制御で行
っても良い。また、各層毎に再処理をしても良いし、く
い違ったレイヤ以上を再び一括処理しても良い。
予測したフレームと実際に受信したフレームの種別が一
致した場合に、ヘッダをバイトやワード等のまとまった
単位で比較処理するように動作する。一致しなかった場
合には、従来通り、情報ビットごとの解読を行えば良い
。
本発明において、上述したプロトコル処理の高速化は、
ハードウエア制御により行うこともできる。例えば、ヘ
ッダ部の処理については、ヘッダデコーダ等の制御部を
設け、応答フレームの作成等もハードウエアで行う。ハ
ードウエアで対処できない部分は、ソフトウエア（マイ
クロプロセッサ）で処理すればよい。
〔実施例〕
（実施例１） 本発明の第１の実施例を第１図〜第８図詮参照して説明
する。
第１図は本発明を実施する情報通信ネットワークシステ
ムの１例を示す構成図である。このシステムは複数の計
算機１．０１（ＩＯＩＡ〜ｉｏＬＤ）を含み、各計算機
は通信制御装置１０２（１０２Ａ〜１０２Ｄ）を介して
ネットワーク伝送路１０３に接続されている。
第２図は通信制御装置１０２の詳細を示すブロック図で
ある。通信制御装置１　０　２は、計算機１０１の主プ
ロセッサ２０１や主メモリ２０２が接続されているシス
テムバス２０３レこ接続され、第３図以降で説明するよ
うなプロトコルに従って通信の制御を行う。具体的には
、通信制御装置１．０２は、ネットワーク伝送路１０３
とのインターフェースを制御してデータの送受信を行う
メディア・アクセス・コントローラ（ＭＡＣＬＳＩ）２
０７と、プログラムあるいはデータを格納するだのメモ
リ２０５と、通信制御ソフトウエアの実行、及び通信制
御装置全体を司るためのローカルプロセッサ２０４と、
それらを接続するローカルバス２０６とからなる。本発
明は上記主プロセッサ２０１とローカルプロセッサ２０
４とが分担して実行する通信プロトコルの処理方式に関
するものであり、先ず、そのプロトコルについて説明す
る。
第３図は、情報通信ネットワークにおける階層化プロト
コルを示す。エンドシステムは、伝送路レベルからアプ
リケーションレベルまでの階層化されたプロトコル構成
を有す。階層化されたプロトフルの内訳は図のとおりで
あり、下位層から順にフイジカルレイヤ３０１，データ
リンクレイヤ３０２，ネツ１−ワークレイヤ３０３，ト
ランスポートレイヤ３０４，セションレイヤ３０５，プ
レゼンテーションレイヤ３ｏ６，アプリケーションレイ
ヤ３０７となっている。このうち、トランスポートレイ
ヤ３０４のプロトコルである○ＳＩのＩＳ８０７３クラ
ス４を例にとって、本発明を説明する。
第４図はＩＳ８０７３クラス４に従い、コネクション設
定（１）からデータ転送（■），コネクション開放（ｒ
Ｖ）まで行う場合の一連のシーケンスである。コネクシ
ョン設定フエーズＩにおいては、一方のエンドシステム
Ａが、コネクション要求パケットＣＲをもう一方のエン
ドシステムＢに送信し、これを受けたエンドシステムＢ
が、コネクション確立パケットＣＧを返信し一更に、Ｃ
Ｇを受信したエンドシステムＡが、確認のバケツ［〜Ａ
Ｋを送信してコネクション設定状態となる。この後デー
タ転送フエーズＨに入り、エンドシステムＡからのデー
タパケットＤＴ受信の都度、エンドシステムＢが応答パ
ケットＡＫを返すという制御が続く。コネクションを開
放する場合には、一方のエンドシステムＢがコネクショ
ン解放要求パケットＤＲを送信し、これを受信したエン
ドシステムＡがコネクション解放を承認するパケットエ
ーズ■のみを抜き出したものである。以下、第５図を参
照し、本発明によるフレーム予測に基づく受信処理の高
速化について説明する。
データ転送フエーズに入ったエンドシステムＡとＢは、
次回の受信パケットとして、先ずデータパケットＤＴを
予測する。これは、データ転送フエーズに入り、相方と
も相手システｌ１からの送信パケットをまだ受信してい
ない状態にあるからである。ここで、例えばエンドシス
テムＡにおいて上位のプロトコル層または上位のプロセ
ッサからパケット送信要求が起り、データパケットＤＴ
Ｉ（５０１）を送信したと仮定すると、上述したように
両システムともＤＴパケットの受信を予８１リしている
から、予測通りにパケットＤＴＩを受信したシステムＢ
側では、このパケットを高速受信処理することができる
。パケットＤＴＩを受信したエンドシステムＢは、相手
システムＡに対して応答パケットＡＫ２　（５０２）を
返す。この場合、エンドシステムＡは、自分がデータパ
ケットＤＴ１を送信したから、次の受信パケットはこれ
に対応する応答パケットであると予測し、その受信準備
をしている。従って実際に応答パケットＡＫ２を受信し
た時、その受信処理を高速に行うことができる。この後
、エンドシステムＡは再びＤＴを予測できるので、Ａ，
Ｂ共にＤＴ待ち状態となる。
逆にエンドシステムＢ側から起動がかかった場合でもデ
ータパケットＤＴ２　（５０３），応答パケットＡＫ３
　（５０４）が行き交い、上記と同様に両システムとも
予８１１通りに高速に受信処理できる。
次に、第６図により、フレーム予測による受信処理と応
答送信処理の高速化について説明する。
この例では受信フレームの予測した時、それに対応する
応答パケットの送信を準備しておくものである。第６図
は、第４図に示した送受信手順のうちのコネクション設
定フエーズＩを示している。
コネクション設定の要求がエンドシステムＡ側の上位か
ら起ったとする。エンドシステムＡは、上記要求を受け
て、エンドシステムＢヘコネクション設定要求パケット
ＣＲ（６０１）を送信する。
この時点でエンドシステムＡは、ＣＲパケットを送信す
るしたことに基づいて，エンドシステムＢ側からの次回
の受信パケットＣＣ　（６０２）を予測すると共に、次
回受信するであろうパケットＣＣに対する応答パケット
ＡＫ　（６０３）の送信にそなえて、ヘッダ作成等の準
備を行う。このようにすると、ＣＲ送信後のＣＣ受信，
ＡＫ送信に至るまでの一連の処理を高速に実行すること
ができる。なお、上記コネクション設定フエーズ■の高
速化は、第５図で説明したデータ転送フエーズ■での受
信処理高速化と組み合せて実施することができる。
第７図は受信フレーム予測により可能となるフレームヘ
ツダー括処理方式を説明するための図である。従来はフ
レーム受信後、ヘッダを情報ビット毎に解析していたが
、本発明によるフレーム八ツダー括処理では、受信フレ
ーム予測により受信処理用のヘッダを作成し、受信した
フレームのヘッダと一括して比較しチェックする。
第７図において、受信フレーム７０１は、回線１０３上
を図示されたフォーマットで伝送される。
Ｈ１及びデータは、上位のプロトコルで処理されるが、
Ｈ２とＨ２′、すなわちプリアンプル，スタートデリミ
タ（ＳＦＤ），送信先アドレス（ＤＡ），送信元アドレ
ス（ＳＡ），データ長（Ｌ），フレームチェック（Ｆ’
ＣＳ），エンドデリミタ（ＥＤ）などはＭＡＣ−ＬＳＩ
２０７で処理される。ここでは、プロセッサ２０４で処
理されるヘツダＨ１の処理について説明する。Ｈ１ヘッ
ダ７０２は、具体的にはヘッダ長，パケットコード，宛
先アドレス，シーケンス番号などの制御情報から成る。
従来のヘッダ部の処理では、宛先アドレスにより適合コ
ネクションを知り、メモリ２０５上に予め用意されたコ
ネクション管理テーブル７０５で状態を確誌し、ヘッダ
要素情報を参照しながら逐一処理されていた。これに対
し、本発明では、前回の送受信処理内容により次回の受
信フレームを予測し、予測した受信フレームのヘッダ構
成要素をコネクション管理テーブル７０５から集め、受
信処理用ヘッダ７０３を作成してテーブル７０６上に準
備しておく。フレーム受信時、プロセッサ２０４は受信
フレームのへツダＨ１と上記予測したヘッダ７０３との
間でヘッダの適合チェックを行うことにより、高速な処
理を実行できる。更に、上記受信処理用ヘッダ７０３を
準備するとき、次回の処理として相手方への応答が予測
された場合は、同時に応答フレームのヘッダ７０４も作
成し、テーブル７０６に準備しておく。
これにより、予測通りに応答が必要となった場合に、相
手側に高速に応答フレームを返すことができる。
第８図（Ａ．）〜（Ｆ）は、ヘッダ予測処理の１つの対
象であるトランスポートレイヤのプロトコル，工Ｓ○８
０７３クラス４の代表的なパケットフォーマットを示す
。
第９図は、プロセッサ２０４が実行する上述した受信フ
レーム予測によるフレーム処理のプログラムフローチャ
ートを示す。最初はフレーム受信を待ち（ステップ８０
１），フレームが受信されると、受信フレームのへツダ
Ｈ１に含まれるパケットコードにより受信フレームの種
別を認識し（８０２）、宛先アドレスにより、対応コネ
クションの管理デーブルをロードした後（８　１　８）
、ヘッダの各要素、例えばシーケンス番号，クレジット
等の処理を行う（８０３〜８０５）．更に、受信に対す
る応答の要否判定し（８０６）．もし応答の送信が必要
な場合は応答フレームを作成し（８０７）、これを送信
処理する（Ｓ　Ｏ　Ｓ）と共に、上位プロトコル層へ受
信データを渡し（８０９）、相手方からの次の受信待ち
に入る。
本発明の特徴は、上述したフレームの送受信処理の終了
時に、コネクション管理テーブルに記憶される状態遷移
と対応して次の受信フレームを予測し（８１０）、受信
処理用ヘッダを準備すると共に上記予測受信フレームに
対する応答フレームまで作成して（８１１）、次回のフ
レーム受信を待つところにある。これにより、実際にフ
レームが受信された時（８１２）．コネクションＬ１〜
Ｌｎ毎に用意しておいた上記予甜ヘッダをロードし（８
１３）、受信フレームのへツダＨ１と一致するか比較す
るだけで受信フレームのヘッダ処理を完了できる（８１
６）。もしヘッダが一致していれば、受信データを上位
レイヤまたは上位プロセッサに渡す（８１５）。一致し
ていなければステップ８０２に進み、従来通り、逐一チ
ェックして処理すれば良い。また、今回の受信フレーム
に対して応答フレームの送信が必要であれば、予め準備
していた応答フレーム用ヘッダを用いて直ちに応答フレ
ームを送信することもできる（８１６〜８１７）。
具体的な受信フレーム予測をトランスポートクラス４を
例にとって説明すると、例えば、今回の処理でＯＲパケ
ットを送信した場合、コネクショ（Ｉ７） ンの状態はＣＬＯＳＥＤからＷＦＣＣになる。
ＷＦＣＣはその名の通りＣＣ待ちの状態である。
従ってＣＲ送信側後は、次回の受信フレームとしてＣＣ
受信を予想し、受信処理用にＣＣヘツダを準備する。ま
た、ＣＣ受信後は、ＡＫを返す規則になっているため、
応答フレームとしてＡＫを準備しておく。伝送路の障害
や、相手エンドシステム異常が無けわば、予測通りに次
回はＣＣフレームが受信されるはずである。
なお、フレーム予測による処理の高速化は、上述したフ
ローチャートによる処理ロジックをハードウエア化すれ
ば一層高速になる。
（実施例２） これまで説明してきたフレーム予測によるプロトコル処
理の高速化は、基本的には第３図で示したような階層化
プロトコルの各々について適用するものであるが、これ
を複数のプロトコル階層まとめて適用し、さらに処理の
高速化を図ることができる。
第１０図は，第３図のプロトコル階層においてトランス
ポート層３０４と、データリンク層３０２のサブレイヤ
である論理リンク制御（ＬＬＣ）層との２つを用いて通
信を行っている場合のシーケンスである。ここでは、ト
ランスポート層のプロトコルとして、ＩＳ８０７３クラ
ス４，ＬＬＣはクラス２を想定する。Ａ局側上位からデ
ータ送信の要求があった場合、トランスポートパケット
ＤＴ９０１をＬＬＣのエフレームに乗せてＢ局側へ送る
。これがＩ　（ＤＴ）９０２である。これを受けたＢ局
側では、ＬＬＣではＩフレーム，トランスポート層では
ＤＴ９０４を予測しており、ＬＬＣとトランスポートを
並行して処理するために、ＬＬＣでエフレームに対して
ＲＲ９０３を送信するのと同時に．ＤＴ９０４に対する
ＡＫ９０５の送信をＬＩ，Ｃに対して要求することがで
きる。トランスポートレベルのＡＫは、ＬＬＣではＩ　
（ＡＫ）９０６となり、ＲＲ９　０　３を受信した後に
Ｉフレーム予測状態に入っていたＡ局側ＬＬＣ、及びＤ
Ｔ９０１送信後にＡＫ予８１り状態に入っていたトラン
スポート層は迅速にＲＲ９０７送信、ＡＫ９０８受信を
行うことができる。
本実施例は、フレーム予測によるフレーム受信処理高速
化、及び応答フレーム送信処理高速化を、特に階層化さ
れたプロトコルレイヤで、一括して実行する点に特徴が
あり、プロトコル処理の高速化によりいっそうの効果が
ある。
（実施例３） 第１１図は本発明によるプロトコル高速処理をハードウ
エアにより実現するための実施例を示す。
この実施例では、第２図で示したブロック構成の通信制
御装置１０２内と計算機本体側に、それぞれプロトコル
処理回路１００１ＡとＩＯＯＩＢが付加されている。こ
こでプロトコル処理回路１００１は、主プロセッサ２０
１あるいはローカルプロセッサ２０４ガ゛行う通信処理
を高速にハードウエア制御で実行するものである。
プロトコル処理回路１００１の機能ブロック構成を第１
２図に示す。データパス２０６（または２０３）からレ
ジスタ７０１にフレームを受信した場合、ヘッダ部７０
２を取り出し、ヘッダデコーダ１１０１にて予測フレー
ムとの適合チェックを行った後、ヘッダ部の受信処理を
行う。次に、このデコードした状態に基づき、状態マネ
ジャ１１ｏ３がシーケンス番号，フロー制御情報等を更
新する。受信フレームが予測と一致した場合には、応答
フレームヘッダ作成回＄１１０２が、予め用意しておい
た応答フレームのヘッダ１１ｏ７を用いてデータ部１１
０８と組みあわせ、応答フレーム１１０６を送信する。
受信フレーム予測回路１１０４は、状態マネジャ１１ｏ
３及び応答フレームヘッダ作成回路１１０２からの情報
により、次回受信するフレームを予測し、受信フレーム
との適合チェック用処理ヘッダを作成し、これをヘッダ
デコーダ１１０１へ渡す。また、予測したフレームの情
報を応答フレームヘッダ作成回路１１０２へ伝え、送信
フレームヘッダの作成を促す。以上がハードウェア制御
によるプロトコル島速処理方式の概要であるが、受信デ
ータ７０３については，マイクロプロセッサ１１ｏ５で
処理する。
（実施例４） 第１３図は、プロトコルＡのネットワーク１２０１とプ
ロトコルＢのネットワーク１２０２とをプロトコル変換
装置１２０３で接続したネットワーク・システムを示す
。本実施例では、フレーム予測による高速受信処理や応
答の高速送信処理をプロトコル変換装置１２０３に応用
して、例えば第１−４図に示すネットワークＡからのデ
ータ受信１３０１に対する応答送信１３０２や、データ
１３０１をネットワークＢへの送出データ１３０３を高
速に変換する。
〔発明の効果〕
以上説明したように、本発明によれば、次に受信するフ
レームを予測することにより、実際にフレームを受信し
た時の受信処理を高速化するものであり，これと応答フ
レームの送信とを組み合せることにより一層の高速化後
可能とするものである。例えば，トランスポート層の受
信処理についてみると、一般にはＤ　Ｔ受信〜ＡＫ送信
依頼に２　．　４．　ｍ　ｓ　ｅ　（２　程度の時間を
要すが、本発明によりＤＴ受信処理を高速化すると、Ａ
Ｋ送信依頼はほとんど無視できるから、処理時間を１．
５ｍｓｅｃ程度にまで短縮可能となる。
【図面の簡単な説明】
第１図は本発明を適用する情報通信ネットワークシステ
ムの例を示す図、第２図は第１図における通信制御装置
１０２の詳細を示すブロック図、第３図はネットワーク
の階層化プロトコルを説明するための図、第４図は第３
図におけるトランスポート層プロトコル３０４の代表的
シーケンスを示す図、第５図は第４図のデータ転送フエ
ーズＨにおける本発明による受信処理高速化を説明する
ための図、第６図は第４図のコネクション設定フ工一ズ
Ｉにおける本発明による応答送信高速化を説明するため
の図、第７図は本発明によるフレームヘッダ一括処理を
説明するための図、第８図（Ａ）〜（Ｆ）は代表的なパ
ケットフォーマットを示す図、第９図は受信処理高速化
及び応答送信処理高速化のための制御フローチャート、
第１０（ｚ３） 図は本発明による階層化プロトコルー括処理を説明する
ための図、第１１図はプロトコル処理をハードウエアで
高速化する実施例を示す通信制御装置ブロック図、第１
２図は第１０図の実施例で用いるプロトコル処理回路の
機能を示すブロック図、第１３図は本発明を適用する他
のネットワークを示す図、第１４図は上記ネットワーク
におけるデータ転送を説明するためのシーケンスを示す
図である。 １０２・・・通信制御装置、１０３・・・ネットワーク
伝送路、２０１・・・主プロセッサ、２０４・・・ロー
カルプロセッサ、２０５・・・メモリ、２０７・・・Ｍ
ＡＣ用ＬＳＩ、３０４・・・トランスポート、３０２・
・・データリンク、７０１・・・受信フレーム、７０２
・・・ヘッダ部、７０４・・・情報テーブル、７０９・
・・受信処理用ヘッダ、１００１・・・プロトコル処理
ハード、１１０１・・ヘッダデコーダ、１１０２・・・
応答フレームヘッダ作成回路、１１０３・・・状態マネ
ージャ、１１０４・・受信フレーム予測回路、１１０５
・・・マイクロプロセッサ、１１０６・・送信フレーム
、１２０１・・ネットワークＡ、１２０２・・ネットワ
ークＢ、１２０３・・・プロトコルＡ／Ｂ変換ゲートウ
エイ。 特開乎 第 今 図

Claims (1)

  1. 【特許請求の範囲】 １、通信プロトコルの処理方式であつて、既に受信した
    フレームまたは自局が送信したフレームの種別に基づい
    て、次回受信するフレームの種別を予測し、該受信フレ
    ームのヘッダ部処理を準備することにより、フレーム受
    信処理を高速化したことを特徴とするプロトコル高速処
    理方式。 ２、請求項１記載のプロトコル高速処理方式において、
    予測した受信フレーム種別に対応して、次回送信すべき
    フレームのヘッダを準備しておくことにより、次回のフ
    レーム受信からこれに対応するフレーム送信までの所要
    時間を短縮することを特徴とするプロトコル高速処理方
    式。 ３、請求項１または２記載のプロトコル高速処理方式に
    おいて、階層化された通信プロトコルの複数の層の処理
    を一括して処理することを特徴とするプロトコル高速処
    理方式。 ４、請求項１記載のプロトコル高速処理方式において、
    予め準備しておいた予測ヘッダと実際の受信フレーム中
    のヘッダとをまたは所定の長さ単位に比較処理すること
    を特徴とするフレームヘッダ処理方式。 ５、情報機器間でデータ通信を行うための通信制御装置
    であつて、次回受信するフレームの種別を予測し、予測
    されたフレームの処理に要する情報を準備しておくこと
    により、実際に受信されたフレームの受信処理を高速化
    したことを特徴とするデータ通信制御装置。 ６、互いに異なるプロトコルが通適用される第１、第２
    のネットワークをプロトコル変換装置を介して接続した
    ネットワーク・システムにおいて、上記プロトコル変換
    装置が請求項１または２に記載のプロトコル高速処理機
    能を備えることを特徴とするネットワーク・システム。
JP1057701A 1989-03-13 1989-03-13 プロトコル高速処理方法 Expired - Fee Related JP2986802B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1057701A JP2986802B2 (ja) 1989-03-13 1989-03-13 プロトコル高速処理方法
US07/489,243 US5056058A (en) 1989-03-13 1990-03-05 Communication protocol for predicting communication frame type in high-speed processing system
US07/659,705 US5303344A (en) 1989-03-13 1991-02-25 Protocol processing apparatus for use in interfacing network connected computer systems utilizing separate paths for control information and data transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1057701A JP2986802B2 (ja) 1989-03-13 1989-03-13 プロトコル高速処理方法

Publications (2)

Publication Number Publication Date
JPH02238544A true JPH02238544A (ja) 1990-09-20
JP2986802B2 JP2986802B2 (ja) 1999-12-06

Family

ID=13063241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1057701A Expired - Fee Related JP2986802B2 (ja) 1989-03-13 1989-03-13 プロトコル高速処理方法

Country Status (2)

Country Link
US (1) US5056058A (ja)
JP (1) JP2986802B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225763A (ja) * 2012-04-20 2013-10-31 Mitsubishi Electric Corp 中継装置及び中継方法及びプロトコル

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303344A (en) * 1989-03-13 1994-04-12 Hitachi, Ltd. Protocol processing apparatus for use in interfacing network connected computer systems utilizing separate paths for control information and data transfer
JP2852935B2 (ja) * 1989-03-28 1999-02-03 キヤノン株式会社 情報再生装置
US5263137A (en) * 1989-05-12 1993-11-16 Nec Corporation Syntax converting apparatus for decomposing different portions of a data string differently depending on whether a data string is an external type data string
US5165022A (en) * 1989-10-23 1992-11-17 International Business Machines Corporation Channel and control unit having a first I/O program protocol for communication with a main processor and a second universal I/O program protocol for communication with a plurality of I/O adapters
US5390302A (en) * 1991-02-21 1995-02-14 Digital Equipment Corporation Transaction control
US5224098A (en) * 1991-07-17 1993-06-29 International Business Machines Corporation Compensation for mismatched transport protocols in a data communications network
FR2680930B1 (fr) * 1991-08-29 1993-11-12 Alcatel Business Systems Agencement et procede de communication entre unites, supports de mode circuit, du cóoeur d'une installation de communication.
US5805808A (en) * 1991-12-27 1998-09-08 Digital Equipment Corporation Real time parser for data packets in a communications network
US5351243A (en) * 1991-12-27 1994-09-27 Digital Equipment Corporation Monitor for packets on a communications network
US5260942A (en) * 1992-03-06 1993-11-09 International Business Machines Corporation Method and apparatus for batching the receipt of data packets
US5696899A (en) * 1992-11-18 1997-12-09 Canon Kabushiki Kaisha Method and apparatus for adaptively determining the format of data packets carried on a local area network
US5784622A (en) * 1992-11-18 1998-07-21 Canon Kabushiki Kaisha Method and apparatus for multiprotocol operation of a networked peripheral
US5631935A (en) * 1993-05-06 1997-05-20 Run-Rad Unlimited Networking, Ltd. Method and apparatus for governing information transfer using an efficient transport protocol
JP3358254B2 (ja) * 1993-10-28 2002-12-16 株式会社日立製作所 通信制御装置および通信制御用回路装置
US5737364A (en) * 1994-02-18 1998-04-07 Telebit Corporation Serial communications interface that supports multiple interface standards
US6510465B1 (en) * 1994-04-19 2003-01-21 Ibm Dual communication services interface for distributed transaction processing
DE4446510A1 (de) * 1994-12-24 1996-06-27 Sel Alcatel Ag Verfahren zur Aufgabenbearbeitung sowie Bearbeitungs-Modul, Programm-Modul und Mehrrechnersystem damit
US5758256A (en) * 1995-06-07 1998-05-26 Hughes Electronics Corporation Method of transporting speech information in a wireless cellular system
JP3560423B2 (ja) * 1996-09-17 2004-09-02 松下電器産業株式会社 パケット送受信装置及びパケット受信装置
US6101545A (en) * 1996-10-21 2000-08-08 Hughes Electronics Corporation Message handling system for different message delivery types
US8621101B1 (en) 2000-09-29 2013-12-31 Alacritech, Inc. Intelligent network storage interface device
US7284070B2 (en) * 1997-10-14 2007-10-16 Alacritech, Inc. TCP offload network interface device
US8782199B2 (en) 1997-10-14 2014-07-15 A-Tech Llc Parsing a packet header
US6757746B2 (en) 1997-10-14 2004-06-29 Alacritech, Inc. Obtaining a destination address so that a network interface device can write network data without headers directly into host memory
US7174393B2 (en) 2000-12-26 2007-02-06 Alacritech, Inc. TCP/IP offload network interface device
US6434620B1 (en) 1998-08-27 2002-08-13 Alacritech, Inc. TCP/IP offload network interface device
US7167927B2 (en) * 1997-10-14 2007-01-23 Alacritech, Inc. TCP/IP offload device with fast-path TCP ACK generating and transmitting mechanism
US7076568B2 (en) * 1997-10-14 2006-07-11 Alacritech, Inc. Data communication apparatus for computer intelligent network interface card which transfers data between a network and a storage device according designated uniform datagram protocol socket
US7185266B2 (en) * 2003-02-12 2007-02-27 Alacritech, Inc. Network interface device for error detection using partial CRCS of variable length message portions
US7089326B2 (en) * 1997-10-14 2006-08-08 Alacritech, Inc. Fast-path processing for receiving data on TCP connection offload devices
US6687758B2 (en) 2001-03-07 2004-02-03 Alacritech, Inc. Port aggregation for network connections that are offloaded to network interface devices
US6697868B2 (en) 2000-02-28 2004-02-24 Alacritech, Inc. Protocol processing stack for use with intelligent network interface device
US7133940B2 (en) 1997-10-14 2006-11-07 Alacritech, Inc. Network interface device employing a DMA command queue
US6658480B2 (en) 1997-10-14 2003-12-02 Alacritech, Inc. Intelligent network interface system and method for accelerated protocol processing
US6226680B1 (en) 1997-10-14 2001-05-01 Alacritech, Inc. Intelligent network interface system method for protocol processing
US6389479B1 (en) 1997-10-14 2002-05-14 Alacritech, Inc. Intelligent network interface device and system for accelerated communication
US6427171B1 (en) 1997-10-14 2002-07-30 Alacritech, Inc. Protocol processing stack for use with intelligent network interface device
US7237036B2 (en) 1997-10-14 2007-06-26 Alacritech, Inc. Fast-path apparatus for receiving data corresponding a TCP connection
US6591302B2 (en) 1997-10-14 2003-07-08 Alacritech, Inc. Fast-path apparatus for receiving data corresponding to a TCP connection
US6470415B1 (en) 1999-10-13 2002-10-22 Alacritech, Inc. Queue system involving SRAM head, SRAM tail and DRAM body
US6427173B1 (en) 1997-10-14 2002-07-30 Alacritech, Inc. Intelligent network interfaced device and system for accelerated communication
US8539112B2 (en) 1997-10-14 2013-09-17 Alacritech, Inc. TCP/IP offload device
US7042898B2 (en) 1997-10-14 2006-05-09 Alacritech, Inc. Reducing delays associated with inserting a checksum into a network message
US6477143B1 (en) 1998-01-25 2002-11-05 Dror Ginossar Method and apparatus for packet network congestion avoidance and control
US7664883B2 (en) 1998-08-28 2010-02-16 Alacritech, Inc. Network interface device that fast-path processes solicited session layer read commands
US6961777B1 (en) * 1999-08-06 2005-11-01 Shrikumar Hariharasubrahmanian Systems and methods for predicting fields in a data packet
US6819681B1 (en) * 1999-08-06 2004-11-16 Shrikumar Hariharasubrahmanian Systems and methods for predicting data fields in layered protocols
AU7060300A (en) 1999-08-16 2001-03-13 Iready Corporation Internet jack
US6725273B1 (en) * 1999-12-16 2004-04-20 Nokia Corporation Point-to-point prefix protocol
US8019901B2 (en) 2000-09-29 2011-09-13 Alacritech, Inc. Intelligent network storage interface system
US6720074B2 (en) * 2000-10-26 2004-04-13 Inframat Corporation Insulator coated magnetic nanoparticulate composites with reduced core loss and method of manufacture thereof
US7039717B2 (en) 2000-11-10 2006-05-02 Nvidia Corporation Internet modem streaming socket method
US7379475B2 (en) 2002-01-25 2008-05-27 Nvidia Corporation Communications processor
DE10115799B4 (de) * 2001-03-30 2005-05-04 Technische Universität München Lehrstuhl für integrierte Schaltungen Verfahren und Vorrichtung zum Verarbeiten von Datenblöcken
GB2394095A (en) * 2001-05-31 2004-04-14 Espeed Inc Securities trading system with multiple levels-of-interest
US7415531B2 (en) * 2001-08-22 2008-08-19 Mips Technologies, Inc. Method and apparatus for predicting characteristics of incoming data packets to enable speculative processing to reduce processor latency
US7535913B2 (en) 2002-03-06 2009-05-19 Nvidia Corporation Gigabit ethernet adapter supporting the iSCSI and IPSEC protocols
US7543087B2 (en) 2002-04-22 2009-06-02 Alacritech, Inc. Freeing transmit memory on a network interface device prior to receiving an acknowledgement that transmit data has been received by a remote device
US7496689B2 (en) 2002-04-22 2009-02-24 Alacritech, Inc. TCP/IP offload device
US7337241B2 (en) 2002-09-27 2008-02-26 Alacritech, Inc. Fast-path apparatus for receiving data corresponding to a TCP connection
US7191241B2 (en) 2002-09-27 2007-03-13 Alacritech, Inc. Fast-path apparatus for receiving data corresponding to a TCP connection
US20040165560A1 (en) * 2003-02-24 2004-08-26 Harris John M. Method and apparatus for predicting a frame type
US7353362B2 (en) * 2003-07-25 2008-04-01 International Business Machines Corporation Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus
US7412588B2 (en) * 2003-07-25 2008-08-12 International Business Machines Corporation Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus
US7346680B2 (en) * 2003-09-22 2008-03-18 Intel Corporation Speculative prefetch of a protocol control block from an external memory unit
US20050100042A1 (en) * 2003-11-12 2005-05-12 Illikkal Rameshkumar G. Method and system to pre-fetch a protocol control block for network packet processing
US6996070B2 (en) * 2003-12-05 2006-02-07 Alacritech, Inc. TCP/IP offload device with reduced sequential processing
US8065439B1 (en) 2003-12-19 2011-11-22 Nvidia Corporation System and method for using metadata in the context of a transport offload engine
US7624198B1 (en) 2003-12-19 2009-11-24 Nvidia Corporation Sequence tagging system and method for transport offload engine data lists
US8549170B2 (en) 2003-12-19 2013-10-01 Nvidia Corporation Retransmission system and method for a transport offload engine
US7260631B1 (en) 2003-12-19 2007-08-21 Nvidia Corporation System and method for receiving iSCSI protocol data units
US7899913B2 (en) 2003-12-19 2011-03-01 Nvidia Corporation Connection management system and method for a transport offload engine
US8176545B1 (en) 2003-12-19 2012-05-08 Nvidia Corporation Integrated policy checking system and method
US7206872B2 (en) 2004-02-20 2007-04-17 Nvidia Corporation System and method for insertion of markers into a data stream
US7249306B2 (en) 2004-02-20 2007-07-24 Nvidia Corporation System and method for generating 128-bit cyclic redundancy check values with 32-bit granularity
EP1719290A1 (en) * 2004-02-27 2006-11-08 Actix Limited Data storage and processing systems
US7698413B1 (en) 2004-04-12 2010-04-13 Nvidia Corporation Method and apparatus for accessing and maintaining socket control information for high speed network connections
US8248939B1 (en) 2004-10-08 2012-08-21 Alacritech, Inc. Transferring control of TCP connections between hierarchy of processing mechanisms
US7957379B2 (en) 2004-10-19 2011-06-07 Nvidia Corporation System and method for processing RX packets in high speed network applications using an RX FIFO buffer
US7738500B1 (en) 2005-12-14 2010-06-15 Alacritech, Inc. TCP timestamp synchronization for network connections that are offloaded to network interface devices
US8539513B1 (en) 2008-04-01 2013-09-17 Alacritech, Inc. Accelerating data transfer in a virtual computer system with tightly coupled TCP connections
JP5028339B2 (ja) * 2008-06-09 2012-09-19 キヤノン株式会社 通信装置及び制御方法
US8341286B1 (en) 2008-07-31 2012-12-25 Alacritech, Inc. TCP offload send optimization
US9306793B1 (en) 2008-10-22 2016-04-05 Alacritech, Inc. TCP offload device that batches session layer headers to reduce interrupts as well as CPU copies
US9055004B2 (en) 2012-09-18 2015-06-09 Cisco Technology, Inc. Scalable low latency multi-protocol networking device
AU2013101573A4 (en) * 2013-11-29 2014-01-09 Macau University Of Science And Technology Method for predicting and detecting network intrusion into a computer network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981731A (ja) * 1982-10-30 1984-05-11 Fujitsu Ltd デ−タ監視制御装置
JPS6163139A (ja) * 1984-09-04 1986-04-01 Nippon Telegr & Teleph Corp <Ntt> 通信プロトコル制御装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363093A (en) * 1980-03-10 1982-12-07 International Business Machines Corporation Processor intercommunication system
US4357681A (en) * 1980-05-07 1982-11-02 Burroughs Corporation Line turn circuit for data link
DE3276916D1 (en) * 1981-09-18 1987-09-10 Rovsing As Christian Multiprocessor computer system
US4495572A (en) * 1982-02-08 1985-01-22 Zeda Computers International Limited Computer intercommunication system
JPS5995752A (ja) * 1982-11-25 1984-06-01 Pioneer Electronic Corp デ−タ伝送方式
US4567595A (en) * 1983-03-31 1986-01-28 At&T Bell Laboratories Multiline error detection circuit
CA1251838A (en) * 1984-04-04 1989-03-28 Yukitsuna Furuya Packet transmission system
US4661902A (en) * 1985-03-21 1987-04-28 Apple Computer, Inc. Local area network with carrier sense collision avoidance
US4734907A (en) * 1985-09-06 1988-03-29 Washington University Broadcast packet switching network
US4926375A (en) * 1987-05-05 1990-05-15 Ge Fanuc Automation North America, Inc. Multiple nodes broadcast communication method with receiver identification by bit position in transferred massage
FR2635242B1 (fr) * 1988-08-05 1990-10-05 Lmt Radio Professionelle Procede et dispositif de transmission en mode asynchrone mettant en oeuvre des microcellules

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981731A (ja) * 1982-10-30 1984-05-11 Fujitsu Ltd デ−タ監視制御装置
JPS6163139A (ja) * 1984-09-04 1986-04-01 Nippon Telegr & Teleph Corp <Ntt> 通信プロトコル制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225763A (ja) * 2012-04-20 2013-10-31 Mitsubishi Electric Corp 中継装置及び中継方法及びプロトコル

Also Published As

Publication number Publication date
US5056058A (en) 1991-10-08
JP2986802B2 (ja) 1999-12-06

Similar Documents

Publication Publication Date Title
JPH02238544A (ja) プロトコル高速処理方法
KR970007620B1 (ko) 계산기간 통신을 위한 통신제어장치 및 그것에 사용하는 집적회로
EP0681387B1 (en) Open transaction manager access system and method
US7305475B2 (en) System and method for enabling a client application to operate offline from a server
EP0312739A2 (en) Apparatus and method for interconnecting an application of a transparent services access facility to a remote source
CN111176858A (zh) 一种数据请求处理方法及装置
US8352619B2 (en) Method and system for data processing
US7257615B2 (en) Server side execution of application modules in a client and server system
CN112217845B (zh) 一种基于Netconf协议的数据传输方法及相关设备
JPH05274234A (ja) ネットワークの特定リンクにコンピュータバスを接続させる汎用装置のためのオペレーティングシステム
CN109672718A (zh) 系统间的文件传递方法、服务器、存储介质及装置
CN111447273A (zh) 云处理系统及基于云处理系统的数据处理方法
US7475143B2 (en) Server display confirmation record response in a connection oriented client/server protocol
JP4415391B2 (ja) データをネットワークに送信する方法及び装置並びにデータをネットワークから受信する方法及び装置
JP3070749B2 (ja) ヘツダ予測方式及び通信制御処理装置
US20140046849A1 (en) Heuristics processing
JP4151330B2 (ja) ネットワークファイルシステム用ｉ／ｏ制御方法
JPS62121562A (ja) デ−タ通信システム
CN112202700B (zh) 业务评价方法、装置、计算设备及计算机存储介质
JP3455603B2 (ja) 通信システム及び非同期通信のイベント制御方法
JP2687524B2 (ja) データリンクコネクション制御方式
JPH0370059A (ja) 回線シミュレーション方式
JPH11353197A (ja) 共有プール資源制御方式
JP2000183875A (ja) ネットワーク管理システム及び機能の動的追加方法
JP3403024B2 (ja) 分散サービスシステム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees