JP2986802B2 - プロトコル高速処理方法 - Google Patents

プロトコル高速処理方法

Info

Publication number
JP2986802B2
JP2986802B2 JP1057701A JP5770189A JP2986802B2 JP 2986802 B2 JP2986802 B2 JP 2986802B2 JP 1057701 A JP1057701 A JP 1057701A JP 5770189 A JP5770189 A JP 5770189A JP 2986802 B2 JP2986802 B2 JP 2986802B2
Authority
JP
Japan
Prior art keywords
frame
processing
header
received
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1057701A
Other languages
English (en)
Other versions
JPH02238544A (ja
Inventor
哲彦 平田
進 松井
松昭 寺田
達也 横山
真一 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1057701A priority Critical patent/JP2986802B2/ja
Priority to US07/489,243 priority patent/US5056058A/en
Publication of JPH02238544A publication Critical patent/JPH02238544A/ja
Priority to US07/659,705 priority patent/US5303344A/en
Application granted granted Critical
Publication of JP2986802B2 publication Critical patent/JP2986802B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信プロトコルの処理方法に関し、特に、
情報通信ネットワークにおける通信プロトコルの高速処
理に好適な通信プロトコルの処理方法に関する。
〔従来の技術〕
従来、情報通信ネツトワークにおける通信プロトコル
の処理は、情報フレームの受信が終つた時点で、その受
信フレームの種別を判断することから始めていた。フレ
ームの受信から応答の送信までの時間を短縮する１つの
方式として、例えば特開昭62−164345号公報には、情報
フレームがデータとデータに先行する制御フイールドに
分れることに着目し、制御フイールドの受信終了とデー
タの受信終了を各々ハードウエア制御で通知させること
により、制御フイールドの受信が終了した時点からフイ
ールドの解読及び送信処理の準備を開始し、データまで
全てを受信終了した時点でデータの処理を開始し、マイ
クロプログラムによる処理の時間帯を分散して、フレー
ム受信から応答送信までの時間を短縮するようにした方
式が記載されている。
〔発明が解決しようとする課題〕
上記従来方式は、応答フレームの送信準備を、フレー
ム全体の受信終了を持たずに、制御フイールドの受信終
了により開始できることに着目したものである。上記方
式は、部分／全体の差異はあるものの、フレームを受信
してから解読して処理するという点で、従来からの一般
的な方式を踏襲しており、更に高速化の余地を残してい
る。また、階層化された通信のプロトコルにおいては、
階層化プロトコルをいかに高速に処理するか、あるいは
処理をハイド／ソフトのいずれで行うか、フレーム中の
制御フイールド（ヘツダ）をいかに処理するか等につい
て改良の余地を残している。
本発明の目的は、情報フレームを受信した際に生ずる
通信プロトコルの受信処理を高速化することにある。
本発明の目的は、情報フレームを受信した際に生ずる
フレームの受信処理と、対応する応答フレームの送信処
理までを高速に実行することにある。
本発明の更に他の目的は、階層化されたプロトコルの
処理を全層まとめて一括して処理し、処理時間を短縮す
ることにある。
本発明の更に他の目的は、受信フレームのヘツダ部処
理を高速化することにある。
本発明の更に他の目的は、通信プロトコルを高速に処
理することのできる通信制御装置を提供することにあ
る。
本発明の更に他の目的は、異なるプロトコルを有すネ
ツトワーク間をプロトコル変換装置で接続した構成にお
いて、遅延時間の少ないプロトコル変換装置を提供する
ことにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明では、受信フレー
ム処理時に、以前に受信フレームの種別や自局が送信し
たフレームの種別をプロトコルと照合し、次回受信が予
想されるフレームの種別を特定し、次の受信フレームの
ヘツダ処理に備えるようにする。また、応答フレームの
送信を高速化するために、上記受信予測したフレームに
対応して、送信すべきフレームのヘツダ等を予め準備し
ておく。
本発明では、上述した受信フレーム処理と応答フレー
ムの送信処理の高速化が、階層化されたプロトコルの各
層に適用可能であることに着目し、階層化プロトコル全
層を一度に処理することを他の特徴とする。
〔作用〕
従来は情報フレームの受信が終了した時点で全ての処
理が開始されていたが、本発明では、１つのフレームが
受信された時、次に受信するであろうフレームの種別を
予測し、実際に次のフレームが受信される前に該フレー
ムの受信処理の１部を開始する。予測したフレームと実
際に受信されるフレームとが異なる場合もあるが、この
場合は前もって準備しておいた比較処理用ヘツダが使用
できなくなるだけであるから、この場合に限り、受信し
たフレームのヘツダと状態管理テーブルの情報を比較す
る従来と同様の方法をとることにより、何ら支障なく受
信処理を実行可能である。
また、階層化プロトコルの一括処理は、基本的には１
つのプロトコル（１つのレイヤ）に対して適用される上
記受信フレーム予測によるプロトコル高速処理を更に発
展させ、１つのフレーム受信時に全階層のヘツダを予測
し、一括処理することによつて、プロトコル処理を更に
高速化したものである。この場合、いずれかのレイヤで
実際のフレームと予測フレームの種別が異なり、くい違
いを生じたレイヤ以上の各レイヤについて再度処理をし
直す必要が生ずる場合があるが、この再処理は、ソフト
ウエア制御により行つても良いし、ハードウエア制御で
行つても良い。また、各層毎に再処理をしても良いし、
くい違つたレイヤ以上を再び一括処理しても良い。
予測したフレームと実際に受信したフレームの種別が
一致した場合に、ヘツダをバイトやワード等のまとまつ
た単位で比較処理するように動作する。一致しなかつた
場合には、従来通り、情報ビツトごとの解読を行えば良
い。
本発明において、上述したプロトコル処理の高速化
は、ハードウエア制御により行うこともできる。例え
ば、ヘツダ部の処理については、ヘツダデコーダ等の制
御部を設け、応答フレームの作成等もハードウエアで行
う。ハードウエアで対処できない部分は、ソフトウエア
（マイクロプロセツサ）で処理すればよい。
〔実施例〕
（実施例１） 本発明の第１の実施例を第１図〜第８図を参照して説
明する。
第１図は本発明を実施する情報通信ネツトワークシス
テムの１例を示す構成図である。このシステムは複数の
計算機101（101A〜101D）を含み、各計算機は通信制御
装置102（102A〜102D）を介してネツトワーク伝送路103
に接続されている。
第２図は通信制御装置102の詳細を示すブロツク図で
ある。通信制御装置102は、計算機101の主プロセツサ20
1や主メモリ202が接続されているシステムバス203に接
続され、第３図以降で説明するようなプロトコルに従つ
て通信の制御を行う。具体的には、通信制御装置102
は、ネツトワーク伝送路103とのインターフエースを制
御してデータの送受信を行うメデイア・アクセス・コン
トローラ（MACLSI）207と、プログラムあるいはデータ
を格納するためのメモリ205と、通信制御ソフトウエア
の実行、及び通信制御装置全体を司るためのローカルプ
ロセツサ204と、それらを接続するローカルバス206とか
らなる。本発明は上記主プロセツサ201とローカルプロ
セツサ204とが分担して実行する通信プロトコルの処理
方式に関するものであり、先ず、そのプロトコルについ
て説明する。
第３図は、情報通信ネツトワークにおける階層化プロ
トコルを示す。エンドシステムは、伝送路レベルからア
プリケーシヨンレベルまでの階層化されたプロトコル構
成を有す。階層化されたプロトコルの内訳は図のとおり
であり、下位層から順にフイジカルレイヤ301,データリ
ンクレイヤ302,ネツトワークレイヤ303,トランスポート
レイヤ304,セシヨンレイヤ305,プレゼンテーシヨンレイ
ヤ306,アプリケーシヨンレイヤ307となつている。この
うち、トランスポートレイヤ304のプロトコルであるOSI
のIS8073クラス４を例にとつて、本発明を説明する。
第４図はIS8073クラス４に従い、コネクシヨン設定
（Ｉ）からデータ転送（II），コネクシヨン開放（IV）
まで行う場合の一連のシーケンスである。コネクシヨン
設定フエーズＩにおいては、一方のエンドシステムＡ
が、コネクシヨン要求パケツトCRをもう一方のエンドシ
ステムＢに送信し、これを受けたエンドシステムＢが、
コネクシヨン確立パケツトCCを返信し、更に、CCを受信
したエンドシステムＡが、確認のパケツトAKを送信して
コネクシヨン設定状態となる。この後データ転送フエー
ズIIに入り、エンドシステムＡからのデータパケツトDT
受信の都度、エンドシステムＢが応答パケツトAKを返す
という制御が続く。コネクシヨンを開放する場合には、
一方のエンドシステムＢがコネクシヨン解放要求パケツ
トDRを送信し、これを受信したエンドシステムＡがコネ
クシヨン解放を承認するパケツトDCを返信する。
第５図は、上記送信手順のうち、データ転送フエーズ
IIのみを抜き出したものである。以下、第５図を参照
し、本発明によるフレーム予測に基づく受信処理の高速
化について説明する。
データ転送フエーズに入つたエンドシステムＡとＢ
は、次回の受信パケツトとして、先ずデータパケツトDT
を予測する。これは、データ転送フエーズに入り、相方
とも相手システムからの送信パケツトをまだ受信してい
ない状態にあるからである。ここで、例えばエンドシス
テムＡにおいて上位のプロトコル層または上位のプロセ
ツサからパケツト送信要求が起り、データパケツトDT1
（501）を送信したと仮定すると、上述したように両シ
ステムともDTパケツトの受信を予測しているから、予測
通りにパケツトDT1を受信したシステムＢ側では、この
パケツトを高速受信処理することができる。パケツトDT
1を受信したエンドシステムＢは、相手システムＡに対
して応答パケツトAK2（502）を返す。この場合、エンド
システムＡは、自分がデータパケツトDT1を送信したか
ら、次の受信パケツトはこれに対応する応答パケツトで
あると予測し、その受信準備をしている。従つて実際に
応答パケツトAK2を受信した時、その受信処理を高速に
行うことができる。この後、エンドシステムＡは再びDT
を予測できるので、A,B共にDT待ち状態となる。逆にエ
ンドシステムＢ側から起動がかかつた場合でもデータパ
ケツトDT2（503），応答パケツトAK3（504）が行き交
い、上記と同様に両システムとも予測通りに高速に受信
処理できる。
次に、第６図により、フレーム予測による受信処理と
応答送信処理の高速化について説明する。この例では受
信フレームを予測した時、それに対応する応答パケツト
の送信を準備しておくものである。第６図は、第４図に
示した送受信手順のうちコネクシヨン設定フエーズＩを
示している。コネクシヨン設定の要求がエンドシステム
Ａ側の上位から起つたとする。エンドシステムＡは、上
記要求を受けて、エンドシステムＢへコネクシヨン設定
要求パケツトCR（601）を送信する。この時点でエンド
システムＡは、CRパケツトを送信するしたことに基づい
て、エンドシステムＢ側からの次回の受信パケツトCC
（602）を予測すると共に、次回受信するであろうパケ
ツトCCに対する応答パケツトAK（603）の送信にそなえ
て、ヘツダ作成等の準備を行う。このようにすると、CR
送信後のCC受信,AK送信に至るまでの一連の処理を高速
に実行することができる。なお、上記コネクシヨン設定
フエーズＩの高速化は、第５図で説明したデータ転送フ
エーズIIでの受信処理高速化と組み合せて実施すること
ができる。
第７図は受信フレーム予測により可能となるフレーム
ヘツダ一括処理方式を説明するための図である。従来は
フレーム受信後、ヘツダを情報ビツト毎に解析していた
が、本発明によるフレームヘツダ一括処理では、受信フ
レーム予測により受信処理用のヘツダを作成し、受信し
たフレームのヘツダと一括して比較しチエツクする。
第７図において、受信フレーム701は、回線103上を図
示されたフオーマツトで伝送される。H1及びデータは、
上位のプロトコルで処理されるが、H2とH2′、すなわち
プリアンブル，スタートデリミタ（SFD），送信先アド
レス（DA），送信元アドレス（SA），データ長（Ｌ），
フレームチエツク（FCS），エンドデリミタ（ED）など
はMAC−LSI207で処理される。ここでは、プロセツサ204
で処理されるヘツダH1の処理について説明する。H1ヘツ
ダ702は、具体的にはヘツダ長，パケツトコード，宛先
アドレス，シーケンス番号などの制御情報から成る。従
来のヘツダ部の処理では、宛先アドレスにより適合コネ
クシヨンを知り、メモリ205上に予め用意されたコネク
シヨン管理テーブル705で状態を確認し、ヘツダ要素情
報を参照しながら逐一処理されていた。これに対し、本
発明では、前回の送受信処理内容により次回の受信フレ
ームを予測し、予測した受信フレームのヘツダ構成要素
をコネクシヨン管理テーブル705から集め、受信処理用
ヘツダ703を作成してテーブル706上に準備しておく。フ
レーム受信時、プロセツサ204は受信フレームのヘツダH
1と上記予測したヘツダ703との間でヘツダの適合チエツ
クを行うことにより、高速な処理を実行できる。更に、
上記受信処理用ヘツダ703を準備するとき、次回の処理
として相手方への応答が予測された場合は、同時に応答
フレームのヘツダ704も作成し、テーブル706に準備して
おく。これにより、予測通りに応答が必要となつた場合
に、相手側に高速に応答フレームを返すことができる。
第８図（Ａ）〜（Ｆ）は、ヘツダ予測処理の１つの対
象であるトランスポートレイヤのプロトコル,ISO8073ク
ラス４の代表的なパケツトフオーマツトを示す。
第９図は、プロセツサ204が実行する上述した受信フ
レーム予測によるフレーム処理のプログラムフローチヤ
ートを示す。最初はフレーム受信を待ち（ステツプ80
1），フレームが受信されると、受信フレームのヘツダH
1に含まれるパケツトコードにより受信フレームの種別
を認識し（802）、宛先アドレスにより、対応コネクシ
ヨンの管理デーブルをロードした後（818）、ヘツダの
各要素、例えばシーケンス番号，クレジツト等の処理を
行う（803〜805）。更に、受信に対する応答の要否判定
し（806）、もし応答の送信が必要な場合は応答フレー
ムを作成し（807）、これを送信処理する（808）と共
に、上位プロトコル層へ受信データを渡し（809）、相
手方からの次の受信待ちに入る。
本発明の特徴は、上述したフレームの送受信処理の終
了時に、コネクシヨン管理テーブルに記憶される状態遷
移と対応して次の受信フレームを予測し（810）、受信
処理用ヘツダを準備すると共に上記予測受信フレームに
対する応答フレームまで作成して（811）、次回のフレ
ーム受信を待つところにある。これにより、実際にフレ
ームが受信された時（812）、コネクシヨンL1〜Ln毎に
用意しておいた上記予測ヘツダをロードし（813）、受
信フレームのヘツダH1と一致するか比較するだけで受信
フレームのヘツダ処理を完了できる（816）。もしヘツ
ダが一致していれば、受信データを上位レイヤまたは上
位プロセツサに渡す（815）。一致していなければステ
ツプ802に進み、従来通り、逐一チエツクして処理すれ
ば良い。また、今回の受信フレームに対して応答フレー
ムの送信が必要であれば、予め準備していた応答フレー
ム用ヘツダを用いて直ちに応答フレームを送信すること
もできる（816〜817）。
具体的な受信フレーム予測をトランスポートクラス４
を例にとつて説明すると、例えば、今回の処理でCRパケ
ツトを送信した場合、コネクシヨンの状態はCLOSEDから
WFCCになる。WFCCはその名の通りCC待ちの状態である。
従つてCR送信後は、次回の受信フレームとしてCC受信を
予想し、受信処理用にCCヘツダを準備する。また、CC受
信後は、AKを返す規則になつているため、応答フレーム
としてAKを準備しておく。伝送路の障害や、相手エンド
システム異常が無ければ、予測通りに次回はCCフレーム
が受信されるはずである。
なお、フレーム予測による処理の高速化は、上述した
フローチヤートによる処理ロジツクをハードウエア化す
れば一層高速になる。
（実施例２） これまで説明してきたフレーム予測によるプロトコル
処理の高速化は、基本的には第３図で示したような階層
化プロトコルの各々について適用するものであるが、こ
れを複数のプロトコル階層まとめて適用し、さらに処理
の高速化を図ることができる。
第10図は、第３図のプロトコル階層において、トラン
スポート層304と、データリンク層302のサブレイヤであ
る論理リンク制御（LLC）層との２つを用いて通信を行
つている場合のシーケンスである。ここでは、トランス
ポート層のプロトコルとして、IS8073クラス4,LLCはク
ラス２を想定する。Ａ局側上位からデータ送信の要求が
あつた場合、トランスポートパケツトDT901をLLCのＩフ
レームに乗せてＢ局側へ送る。これがＩ（DT）902であ
る。これを受けたＢ局側では、LLCではＩフレーム，ト
ランスポート層ではDT904を予測しており、LLCとトラン
スポートを並行して処理するために、LLCでＩフレーム
に対してRR903を送信するのと同時に、DT904に対するAK
905の送信をLLCに対して要求することができる。トラン
スポートレベルのAKは、LLCではＩ（AK）906となり、RR
903を受信した後にＩフレーム予測状態に入つていたＡ
局側LLC、及びDT901送信後にAK予測状態に入つていたト
ランスポート層は迅速にRR907送信、AK908受信を行うこ
とができる。
本実施例は、フレーム予測によるフレーム受信処理高
速化、及び応答フレーム送信処理高速化を、特に階層化
されたプロトコルレイヤで、一括して実行する点に特徴
があり、プロトコル処理の高速化によりいつそうの効果
がある。
（実施例３） 第11図は本発明によるプロトコル高速処理をハードウ
エアにより実現するための実施例を示す。この実施例で
は、第２図で示したブロツク構成の通信制御装置102内
と計算機本体側に、それぞれプロトコル処理回路1001A
と1001Bが付加されている。ここでプロトコル処理回路1
001は、主プロセツサ201あるいはローカルプロセツサ20
4が行う通信処理を高速にハードウエア制御で実行する
ものである。
プロトコル処理回路1001の機能ブロツク構成を第12図
に示す。データバス206（または203）からレジスタ701
にフレームを受信した場合、ヘツダ部702を取り出し、
ヘツダデコーダ1101にて予測フレームとの適合チエツク
を行つた後、ヘツダ部の受信処理を行う。次に、このデ
コードした状態に基づき、状態マネジヤ1103がシーケン
ス番号，フロー制御情報等を更新する。受信フレームが
予測と一致した場合には、応答フレームヘツダ作成回路
1102が、予め用意しておいた応答フレームのヘツダ1107
を用いてデータ部1108と組みあわせ、応答フレーム1106
を送信する。受信フレーム予測回路1104は、状態マネジ
ヤ1103及び応答フレームヘツダ作成回路1102からの情報
により、次回受信するフレームを予測し、受信フレーム
との適合チエツク用処理ヘツダを作成し、これをヘツダ
デコーダ1101へ渡す。また、予測したフレームの情報を
応答フレームヘツダ作成回路1102へ伝え、送信フレーム
ヘツダの作成を促す。以上がハードウエア制御によるプ
ロトコル高速処理方式の概要であるが、受信データ703
については、マイクロプロセツサ1105で処理する。
（実施例４） 第13図は、プロトコルＡのネツトワーク1201とプロト
コルＢのネツトワーク1202とをプロトコル変換装置1203
で接続したネツトワーク・システムを示す。本実施例で
は、フレーム予測による高速受信処理や応答の高速送信
処理をプロトコル変換装置1203に応用して、例えば第14
図に示すネツトワークＡからのデータ受信1301に対する
応答送信1302や、データ1301をネツトワークＢへの送出
データ1303を高速に変換する。
〔発明の効果〕
以上説明したように、本発明によれば、次に受信する
フレームを予測することにより、実際にフレームを受信
した時の受信処理を高速化するものであり、これと応答
フレームの送信とを組み合せることにより一層の高速化
を可能とするものである。例えば、トランスポート層の
受信処理についてみると、一般にはDT受信〜AK送信依頼
に2.4msec程度の時間を要すが、本発明によりDT受信処
理を高速化すると、AK送信依頼はほとんど無視できるか
ら、処理時間を1.5msec程度にまで短縮可能となる。
【図面の簡単な説明】
第１図は本発明を適用する情報通信ネツトワークシステ
ムの例を示す図、第２図は第１図における通信制御装置
102の詳細を示すブロツク図、第３図はネツトワークの
階層化プロトコルを説明するための図、第４図は第３図
におけるトランスポート層プロトコル304の代表的シー
ケンスを示す図、第５図は第４図のデータ転送フエーズ
IIにおける本発明による受信処理高速化を説明するため
の図、第６図は第４図のコネクシヨン設定フエーズＩに
おける本発明による応答送信高速化を説明するための
図、第７図は本発明によるフレームヘツダ一括処理を説
明するための図、第８図（Ａ）〜（Ｆ）は代表的なパケ
ツトフオーマツトを示す図、第９図は受信処理高速化及
び応答送信処理高速化のための制御フローチヤート、第
10図は本発明による階層化プロトコル一括処理を説明す
るための図、第11図はプロトコル処理をハードウエアで
高速化する実施例を示す通信制御装置ブロツク図、第12
図は第10図の実施例で用いるプロトコル処理回路の機能
を示すブロツク図、第13図は本発明を適用する他のネツ
トワークを示す図、第14図は上記ネツトワークにおける
データ転送を説明するためのシーケンスを示す図であ
る。 102……通信制御装置、103……ネツトワーク伝送路、20
1……主プロセツサ、204……ローカルプロセツサ、205
……メモリ、207……MAC用LSI、304……トランスポー
ト、302……データリンク、701……受信フレーム、702
……ヘツダ部、704……情報テーブル、709……受信処理
用ヘツダ、1001……プロトコル処理ハード、1101……ヘ
ツダデコーダ、1102……応答フレームヘツダ作成回路、
1103……状態マネージヤ、1104……受信フレーム予測回
路、1105……マイクロプロセツサ、1106……送信フレー
ム、1201……ネツトワークＡ、1202……ネツトワーク
Ｂ、1203……プロトコルA/B変換ゲートウエイ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺田 松昭 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所 内 (72)発明者 横山 達也 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所 内 (72)発明者 神山 真一 神奈川県横浜市戸塚区戸塚町5030番地 株式会社日立製作所ソフトウエア工場内 (56)参考文献 特開 昭61−61319（ＪＰ，Ａ) 特開 昭58−81731（ＪＰ，Ａ) 特開 平１−255932（ＪＰ，Ａ) 特開 昭63−187749（ＪＰ，Ａ) 特開 昭61−123243（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 13/00 H04L 29/06,29/08 H04L 12/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】通信プロトコルの処理方法であって、 受信したフレームあるいは自局が送信したフレームの種
    別とフレームシーケンスに基づいて、次回受信するフレ
    ームの種別を予測し、 前記予測した受信フレームの種別に応じて、次回送信す
    べきフレームのヘッダを受信前に予め準備しておくこと
    を特徴とする通信プロトコルの処理方法。
  2. 【請求項２】予め準備しておいた予測ヘッダと実際に受
    信した受信フレームのヘッダとを所定の長さの単位で比
    較することを特徴とする請求項１に記載の通信プロトコ
    ルの処理方法。
JP1057701A 1989-03-13 1989-03-13 プロトコル高速処理方法 Expired - Fee Related JP2986802B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1057701A JP2986802B2 (ja) 1989-03-13 1989-03-13 プロトコル高速処理方法
US07/489,243 US5056058A (en) 1989-03-13 1990-03-05 Communication protocol for predicting communication frame type in high-speed processing system
US07/659,705 US5303344A (en) 1989-03-13 1991-02-25 Protocol processing apparatus for use in interfacing network connected computer systems utilizing separate paths for control information and data transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1057701A JP2986802B2 (ja) 1989-03-13 1989-03-13 プロトコル高速処理方法

Publications (2)

Publication Number Publication Date
JPH02238544A JPH02238544A (ja) 1990-09-20
JP2986802B2 true JP2986802B2 (ja) 1999-12-06

Family

ID=13063241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1057701A Expired - Fee Related JP2986802B2 (ja) 1989-03-13 1989-03-13 プロトコル高速処理方法

Country Status (2)

Country Link
US (1) US5056058A (ja)
JP (1) JP2986802B2 (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303344A (en) * 1989-03-13 1994-04-12 Hitachi, Ltd. Protocol processing apparatus for use in interfacing network connected computer systems utilizing separate paths for control information and data transfer
JP2852935B2 (ja) * 1989-03-28 1999-02-03 キヤノン株式会社 情報再生装置
US5263137A (en) * 1989-05-12 1993-11-16 Nec Corporation Syntax converting apparatus for decomposing different portions of a data string differently depending on whether a data string is an external type data string
US5165022A (en) * 1989-10-23 1992-11-17 International Business Machines Corporation Channel and control unit having a first I/O program protocol for communication with a main processor and a second universal I/O program protocol for communication with a plurality of I/O adapters
US5390302A (en) * 1991-02-21 1995-02-14 Digital Equipment Corporation Transaction control
US5224098A (en) * 1991-07-17 1993-06-29 International Business Machines Corporation Compensation for mismatched transport protocols in a data communications network
FR2680930B1 (fr) * 1991-08-29 1993-11-12 Alcatel Business Systems Agencement et procede de communication entre unites, supports de mode circuit, du cóoeur d'une installation de communication.
US5351243A (en) * 1991-12-27 1994-09-27 Digital Equipment Corporation Monitor for packets on a communications network
US5805808A (en) * 1991-12-27 1998-09-08 Digital Equipment Corporation Real time parser for data packets in a communications network
US5260942A (en) * 1992-03-06 1993-11-09 International Business Machines Corporation Method and apparatus for batching the receipt of data packets
US5696899A (en) * 1992-11-18 1997-12-09 Canon Kabushiki Kaisha Method and apparatus for adaptively determining the format of data packets carried on a local area network
US5784622A (en) * 1992-11-18 1998-07-21 Canon Kabushiki Kaisha Method and apparatus for multiprotocol operation of a networked peripheral
US5631935A (en) * 1993-05-06 1997-05-20 Run-Rad Unlimited Networking, Ltd. Method and apparatus for governing information transfer using an efficient transport protocol
JP3358254B2 (ja) * 1993-10-28 2002-12-16 株式会社日立製作所 通信制御装置および通信制御用回路装置
US5737364A (en) * 1994-02-18 1998-04-07 Telebit Corporation Serial communications interface that supports multiple interface standards
US6510465B1 (en) * 1994-04-19 2003-01-21 Ibm Dual communication services interface for distributed transaction processing
DE4446510A1 (de) * 1994-12-24 1996-06-27 Sel Alcatel Ag Verfahren zur Aufgabenbearbeitung sowie Bearbeitungs-Modul, Programm-Modul und Mehrrechnersystem damit
US5758256A (en) * 1995-06-07 1998-05-26 Hughes Electronics Corporation Method of transporting speech information in a wireless cellular system
JP3560423B2 (ja) * 1996-09-17 2004-09-02 松下電器産業株式会社 パケット送受信装置及びパケット受信装置
US6101545A (en) * 1996-10-21 2000-08-08 Hughes Electronics Corporation Message handling system for different message delivery types
US7167927B2 (en) * 1997-10-14 2007-01-23 Alacritech, Inc. TCP/IP offload device with fast-path TCP ACK generating and transmitting mechanism
US8782199B2 (en) 1997-10-14 2014-07-15 A-Tech Llc Parsing a packet header
US6697868B2 (en) 2000-02-28 2004-02-24 Alacritech, Inc. Protocol processing stack for use with intelligent network interface device
US6389479B1 (en) 1997-10-14 2002-05-14 Alacritech, Inc. Intelligent network interface device and system for accelerated communication
US6591302B2 (en) 1997-10-14 2003-07-08 Alacritech, Inc. Fast-path apparatus for receiving data corresponding to a TCP connection
US7284070B2 (en) * 1997-10-14 2007-10-16 Alacritech, Inc. TCP offload network interface device
US6687758B2 (en) 2001-03-07 2004-02-03 Alacritech, Inc. Port aggregation for network connections that are offloaded to network interface devices
US6757746B2 (en) 1997-10-14 2004-06-29 Alacritech, Inc. Obtaining a destination address so that a network interface device can write network data without headers directly into host memory
US6434620B1 (en) 1998-08-27 2002-08-13 Alacritech, Inc. TCP/IP offload network interface device
US7174393B2 (en) 2000-12-26 2007-02-06 Alacritech, Inc. TCP/IP offload network interface device
US8539112B2 (en) 1997-10-14 2013-09-17 Alacritech, Inc. TCP/IP offload device
US7042898B2 (en) 1997-10-14 2006-05-09 Alacritech, Inc. Reducing delays associated with inserting a checksum into a network message
US7076568B2 (en) * 1997-10-14 2006-07-11 Alacritech, Inc. Data communication apparatus for computer intelligent network interface card which transfers data between a network and a storage device according designated uniform datagram protocol socket
US6470415B1 (en) 1999-10-13 2002-10-22 Alacritech, Inc. Queue system involving SRAM head, SRAM tail and DRAM body
US6427173B1 (en) 1997-10-14 2002-07-30 Alacritech, Inc. Intelligent network interfaced device and system for accelerated communication
US8621101B1 (en) 2000-09-29 2013-12-31 Alacritech, Inc. Intelligent network storage interface device
US7237036B2 (en) * 1997-10-14 2007-06-26 Alacritech, Inc. Fast-path apparatus for receiving data corresponding a TCP connection
US7089326B2 (en) * 1997-10-14 2006-08-08 Alacritech, Inc. Fast-path processing for receiving data on TCP connection offload devices
US6427171B1 (en) 1997-10-14 2002-07-30 Alacritech, Inc. Protocol processing stack for use with intelligent network interface device
US6226680B1 (en) * 1997-10-14 2001-05-01 Alacritech, Inc. Intelligent network interface system method for protocol processing
US7185266B2 (en) 2003-02-12 2007-02-27 Alacritech, Inc. Network interface device for error detection using partial CRCS of variable length message portions
US6658480B2 (en) 1997-10-14 2003-12-02 Alacritech, Inc. Intelligent network interface system and method for accelerated protocol processing
US7133940B2 (en) 1997-10-14 2006-11-07 Alacritech, Inc. Network interface device employing a DMA command queue
US6477143B1 (en) 1998-01-25 2002-11-05 Dror Ginossar Method and apparatus for packet network congestion avoidance and control
US7664883B2 (en) 1998-08-28 2010-02-16 Alacritech, Inc. Network interface device that fast-path processes solicited session layer read commands
US6819681B1 (en) * 1999-08-06 2004-11-16 Shrikumar Hariharasubrahmanian Systems and methods for predicting data fields in layered protocols
US6961777B1 (en) * 1999-08-06 2005-11-01 Shrikumar Hariharasubrahmanian Systems and methods for predicting fields in a data packet
WO2001013583A2 (en) 1999-08-16 2001-02-22 Iready Corporation Internet jack
US6725273B1 (en) * 1999-12-16 2004-04-20 Nokia Corporation Point-to-point prefix protocol
US8019901B2 (en) 2000-09-29 2011-09-13 Alacritech, Inc. Intelligent network storage interface system
US6720074B2 (en) * 2000-10-26 2004-04-13 Inframat Corporation Insulator coated magnetic nanoparticulate composites with reduced core loss and method of manufacture thereof
US7039717B2 (en) 2000-11-10 2006-05-02 Nvidia Corporation Internet modem streaming socket method
US7379475B2 (en) 2002-01-25 2008-05-27 Nvidia Corporation Communications processor
DE10115799B4 (de) * 2001-03-30 2005-05-04 Technische Universität München Lehrstuhl für integrierte Schaltungen Verfahren und Vorrichtung zum Verarbeiten von Datenblöcken
WO2002097580A2 (en) * 2001-05-31 2002-12-05 Espeed, Inc. Securities trading system with multiple levels-of-interest
US7415531B2 (en) * 2001-08-22 2008-08-19 Mips Technologies, Inc. Method and apparatus for predicting characteristics of incoming data packets to enable speculative processing to reduce processor latency
US7535913B2 (en) 2002-03-06 2009-05-19 Nvidia Corporation Gigabit ethernet adapter supporting the iSCSI and IPSEC protocols
US7543087B2 (en) 2002-04-22 2009-06-02 Alacritech, Inc. Freeing transmit memory on a network interface device prior to receiving an acknowledgement that transmit data has been received by a remote device
US7496689B2 (en) 2002-04-22 2009-02-24 Alacritech, Inc. TCP/IP offload device
US7337241B2 (en) 2002-09-27 2008-02-26 Alacritech, Inc. Fast-path apparatus for receiving data corresponding to a TCP connection
US7191241B2 (en) 2002-09-27 2007-03-13 Alacritech, Inc. Fast-path apparatus for receiving data corresponding to a TCP connection
US20040165560A1 (en) * 2003-02-24 2004-08-26 Harris John M. Method and apparatus for predicting a frame type
US7412588B2 (en) 2003-07-25 2008-08-12 International Business Machines Corporation Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus
US7353362B2 (en) * 2003-07-25 2008-04-01 International Business Machines Corporation Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus
US7346680B2 (en) * 2003-09-22 2008-03-18 Intel Corporation Speculative prefetch of a protocol control block from an external memory unit
US20050100042A1 (en) * 2003-11-12 2005-05-12 Illikkal Rameshkumar G. Method and system to pre-fetch a protocol control block for network packet processing
US6996070B2 (en) * 2003-12-05 2006-02-07 Alacritech, Inc. TCP/IP offload device with reduced sequential processing
US8176545B1 (en) 2003-12-19 2012-05-08 Nvidia Corporation Integrated policy checking system and method
US8549170B2 (en) 2003-12-19 2013-10-01 Nvidia Corporation Retransmission system and method for a transport offload engine
US7624198B1 (en) 2003-12-19 2009-11-24 Nvidia Corporation Sequence tagging system and method for transport offload engine data lists
US7260631B1 (en) 2003-12-19 2007-08-21 Nvidia Corporation System and method for receiving iSCSI protocol data units
US8065439B1 (en) 2003-12-19 2011-11-22 Nvidia Corporation System and method for using metadata in the context of a transport offload engine
US7899913B2 (en) 2003-12-19 2011-03-01 Nvidia Corporation Connection management system and method for a transport offload engine
US7249306B2 (en) 2004-02-20 2007-07-24 Nvidia Corporation System and method for generating 128-bit cyclic redundancy check values with 32-bit granularity
US7206872B2 (en) 2004-02-20 2007-04-17 Nvidia Corporation System and method for insertion of markers into a data stream
WO2005086418A1 (en) * 2004-02-27 2005-09-15 Actix Limited Data storage and processing systems
US7698413B1 (en) 2004-04-12 2010-04-13 Nvidia Corporation Method and apparatus for accessing and maintaining socket control information for high speed network connections
US8248939B1 (en) 2004-10-08 2012-08-21 Alacritech, Inc. Transferring control of TCP connections between hierarchy of processing mechanisms
US7957379B2 (en) 2004-10-19 2011-06-07 Nvidia Corporation System and method for processing RX packets in high speed network applications using an RX FIFO buffer
US7738500B1 (en) 2005-12-14 2010-06-15 Alacritech, Inc. TCP timestamp synchronization for network connections that are offloaded to network interface devices
US8539513B1 (en) 2008-04-01 2013-09-17 Alacritech, Inc. Accelerating data transfer in a virtual computer system with tightly coupled TCP connections
JP5028339B2 (ja) * 2008-06-09 2012-09-19 キヤノン株式会社 通信装置及び制御方法
US8341286B1 (en) 2008-07-31 2012-12-25 Alacritech, Inc. TCP offload send optimization
US9306793B1 (en) 2008-10-22 2016-04-05 Alacritech, Inc. TCP offload device that batches session layer headers to reduce interrupts as well as CPU copies
JP5866101B2 (ja) * 2012-04-20 2016-02-17 三菱電機株式会社 中継装置及び中継方法及びプログラム
US9065780B2 (en) 2012-09-18 2015-06-23 Cisco Technology, Inc. Low latency networking device using header prediction
AU2013101573A4 (en) * 2013-11-29 2014-01-09 Macau University Of Science And Technology Method for predicting and detecting network intrusion into a computer network

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363093A (en) * 1980-03-10 1982-12-07 International Business Machines Corporation Processor intercommunication system
US4357681A (en) * 1980-05-07 1982-11-02 Burroughs Corporation Line turn circuit for data link
JPS58501602A (ja) * 1981-09-18 1983-09-22 クリスチャン　ロプシング　エ−・エス マルチプロセッサ・コンピュ−タシステム
US4495572A (en) * 1982-02-08 1985-01-22 Zeda Computers International Limited Computer intercommunication system
JPS5981731A (ja) * 1982-10-30 1984-05-11 Fujitsu Ltd デ−タ監視制御装置
JPS5995752A (ja) * 1982-11-25 1984-06-01 Pioneer Electronic Corp デ−タ伝送方式
US4567595A (en) * 1983-03-31 1986-01-28 At&T Bell Laboratories Multiline error detection circuit
CA1251838A (en) * 1984-04-04 1989-03-28 Yukitsuna Furuya Packet transmission system
JPH0634486B2 (ja) * 1984-09-04 1994-05-02 日本電信電話株式会社 通信プロトコル制御装置
US4661902A (en) * 1985-03-21 1987-04-28 Apple Computer, Inc. Local area network with carrier sense collision avoidance
US4734907A (en) * 1985-09-06 1988-03-29 Washington University Broadcast packet switching network
US4926375A (en) * 1987-05-05 1990-05-15 Ge Fanuc Automation North America, Inc. Multiple nodes broadcast communication method with receiver identification by bit position in transferred massage
FR2635242B1 (fr) * 1988-08-05 1990-10-05 Lmt Radio Professionelle Procede et dispositif de transmission en mode asynchrone mettant en oeuvre des microcellules

Also Published As

Publication number Publication date
JPH02238544A (ja) 1990-09-20
US5056058A (en) 1991-10-08

Similar Documents

Publication Publication Date Title
JP2986802B2 (ja) プロトコル高速処理方法
KR970007620B1 (ko) 계산기간 통신을 위한 통신제어장치 및 그것에 사용하는 집적회로
US4914619A (en) Apparatus and method for interconnecting an application of a transparent services access facility to remote source
EP0101609B1 (en) Data communication method
EP0478942A2 (en) Remote control of a computer processor
EP2747381B1 (en) Method, network device and system for implementing network card offloading function
US10050859B2 (en) Apparatus for processing network packet using service function chaining and method for controlling the same
CN100463431C (zh) 用网络接口建网络的装置与方法
US8352619B2 (en) Method and system for data processing
CN111556058B (zh) 会话处理方法及装置
US6574744B1 (en) Method of determining a uniform global view of the system status of a distributed computer network
CN112596801B (zh) 事务处理方法、装置、设备、存储介质、数据库
JPH07168774A (ja) 無接続セッション指向プロトコルの第１メッセージの生成システム及び方法
CN108365976B (zh) 网络服务的优化方法及装置
JPH09319689A (ja) サーバ選択方式
EP0464352A2 (en) Sub-entry point interface architecture for change management in a computer network
US6804798B2 (en) System and method for setting new values for configuration parameters on a device
JP3070749B2 (ja) ヘツダ予測方式及び通信制御処理装置
US20080256178A1 (en) Method and Apparatus for Providing Software by Functional Units in a Software Streaming System
WO2023035777A1 (zh) 网络配置方法、代理组件、控制器、电子设备和存储介质
EP4170974A1 (en) Slice service processing method and apparatus, network device, and readable storage medium
JP3455603B2 (ja) 通信システム及び非同期通信のイベント制御方法
CN116319931A (zh) 一种基于rpc的上下文信息传递方法、装置及计算机设备
JP3317756B2 (ja) サービス制御階層と伝達制御階層間のインタフェース方式
CN117527458A (zh) 一种多播数据分发方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees