JPH02237035A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02237035A JPH02237035A JP5691789A JP5691789A JPH02237035A JP H02237035 A JPH02237035 A JP H02237035A JP 5691789 A JP5691789 A JP 5691789A JP 5691789 A JP5691789 A JP 5691789A JP H02237035 A JPH02237035 A JP H02237035A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- hbt
- gaas
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 239000010703 silicon Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 150000001875 compounds Chemical class 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 238000002109 crystal growth method Methods 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 32
- 239000010408 film Substances 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
本発明は高速半導体素子であるヘテロ接合・バイボーラ
・トランジスタ（ＨＢＴ）の構造に関し，大規模集積回
路の動作時の発熱が速やかに放散されるようなＩＩ Ｂ
Ｔ ＦＩ造の開発を目的とし，シリコン基板（１）の
表面に形成された凹部（３）と，該凹部（３）内に，少
なくともコレクタ層，ベース層，及び該ベース層よりバ
ンドギャップの大きいエミッタ層を順次積層した半導体
層構造（６）とを有することにより構成する． 〔産業上の利用分野〕 本発明は高速半導体素子であるヘテロ接合バイボーラ・
トランジスタの構造に関する．ヘテロ接合バイポーラ・
トランジスタ（ＨＢＴ）は，高速性と電流駆動能力が高
いという２大長所を有する。
・トランジスタ（ＨＢＴ）の構造に関し，大規模集積回
路の動作時の発熱が速やかに放散されるようなＩＩ Ｂ
Ｔ ＦＩ造の開発を目的とし，シリコン基板（１）の
表面に形成された凹部（３）と，該凹部（３）内に，少
なくともコレクタ層，ベース層，及び該ベース層よりバ
ンドギャップの大きいエミッタ層を順次積層した半導体
層構造（６）とを有することにより構成する． 〔産業上の利用分野〕 本発明は高速半導体素子であるヘテロ接合バイボーラ・
トランジスタの構造に関する．ヘテロ接合バイポーラ・
トランジスタ（ＨＢＴ）は，高速性と電流駆動能力が高
いという２大長所を有する。
本来有する高速性のために，開発努力は目覚ましく，回
路の大規模な集積化が行われている。
路の大規模な集積化が行われている。
しかし，消費電力が高いために，大規模集積化を行うた
めには，発熱対策が避けられず，抜本的な方法が望まれ
ている。
めには，発熱対策が避けられず，抜本的な方法が望まれ
ている。
このため．上記発熱対策を至急開発する必要がある。
従来技術において，発熱対策として，一つ考えられてい
るのは， ＧａＡｓ ｏｎ Ｓｔ技術の採用である。
るのは， ＧａＡｓ ｏｎ Ｓｔ技術の採用である。
第４図に示すように， Ｓｉ基板２７上に，化合物半導
体をエビタキシャル成長する技術は，現在ＧａＡｓが主
流であり，且つ，エビタキシャル層２８内に形成するＨ
ＢＴ２９は現在ＧａＡｓ ／ Ａ Ｉ ＧａＡｓ系半導
体が主流であるので，以下の説明ではＧａＡｓ Ｏｎ
Ｓｉについて述べるが，本来は，無極性半導体上に有極
性半導体を成長する広範囲の技術である． さて， ＧａＡｓ Ｏｎ Ｓｉ技術は， Ｓｉに比べて
４％格子定数の大きいＧａＡｓが（以前には，格子不整
が大きいのでエビタキシャル成長できないと考えられて
いたのに対して）良好にエビタキシャル成長できること
が立証された技術である。
体をエビタキシャル成長する技術は，現在ＧａＡｓが主
流であり，且つ，エビタキシャル層２８内に形成するＨ
ＢＴ２９は現在ＧａＡｓ ／ Ａ Ｉ ＧａＡｓ系半導
体が主流であるので，以下の説明ではＧａＡｓ Ｏｎ
Ｓｉについて述べるが，本来は，無極性半導体上に有極
性半導体を成長する広範囲の技術である． さて， ＧａＡｓ Ｏｎ Ｓｉ技術は， Ｓｉに比べて
４％格子定数の大きいＧａＡｓが（以前には，格子不整
が大きいのでエビタキシャル成長できないと考えられて
いたのに対して）良好にエビタキシャル成長できること
が立証された技術である。
これは同時に，無極性半導体の上に有極性半導体が成長
できることが立証されたことでもある．これらの成果は
， ＧａＡｓ／Ｓｉ界面に生じる種々の欠陥，例えば，
転移，積層欠陥，微小双晶，逆位相領域等の抑止ないし
制御を経て．達成されたものである． このための手段としては，アニーリング，微傾斜面方位
の基板，超格子バッファ層等がある。
できることが立証されたことでもある．これらの成果は
， ＧａＡｓ／Ｓｉ界面に生じる種々の欠陥，例えば，
転移，積層欠陥，微小双晶，逆位相領域等の抑止ないし
制御を経て．達成されたものである． このための手段としては，アニーリング，微傾斜面方位
の基板，超格子バッファ層等がある。
ＧａＡｓ Ｏｎ Ｓｉ技術そのものの説明はこの程度に
して．次に， ＨＢＴにこの材料を採用する意義につい
て述べる。
して．次に， ＨＢＴにこの材料を採用する意義につい
て述べる。
ＧａＡｓは熱伝導率の低い材料として知られている。
室温で４６Ｗ／ｍ−Ｋである。この技術が採用されるま
では，半絶縁性ＧａＡｓ基板の上にエビタキシャル層が
形成されていた。これに対して，熱伝導率が約３倍高い
１４５Ｗ／ｍ−ＸのＳｉ基板を採用する利点は非常に大
きい． 即ち，５００〜６００゜Ｃまでは一般に物体からの熱放
射率は低いので，室温を少し上回る温度領域では，熱放
散は専ら伝導で行われる。よって，約３倍熱伝導率の高
いＳｔ基板を用いれば，エビタキシャル層での，動作状
態での温度上昇は．極めて軽減される。
では，半絶縁性ＧａＡｓ基板の上にエビタキシャル層が
形成されていた。これに対して，熱伝導率が約３倍高い
１４５Ｗ／ｍ−ＸのＳｉ基板を採用する利点は非常に大
きい． 即ち，５００〜６００゜Ｃまでは一般に物体からの熱放
射率は低いので，室温を少し上回る温度領域では，熱放
散は専ら伝導で行われる。よって，約３倍熱伝導率の高
いＳｔ基板を用いれば，エビタキシャル層での，動作状
態での温度上昇は．極めて軽減される。
前記の説明の如（，Ｓｉ基板の上にＧａＡｓエピタキシ
ャル層を成長し．更にＡ Ｉ ＧａＡｓ ／ ＧａＡｓ
構造の１１ＢＴを形成すれば，回路動作時に主にコレク
タ接合で発生する熱が速やかに下層のＳｔ基仮に伝達さ
れて，接合部に熱が蓄積し難くなる． よって． Ｓｔ基板に適切なヒート・シンクを付設して
おけば， ＨＢＴ回路の高書度実装が可能となる．しか
し， Ａ Ｉ ＧａＡｓ ／ ＧａＡｓ ＨＢＴの接
合部から下方のＳｉ基板には，熱放散が速やかに行われ
るが，接合部から横方向には同一材料のＡ ｊ１！ Ｇ
ａＡｓ ／ ＧａＡｓであるので．回路の実装密度が高
くなればなる程，熱伝導率の低い同一材料で発熱する接
合部を取り巻く構造を採用していることは，欠点となる
．このため，本発明は，大規模集積回路の動作時の発熱
が速やかに放散されるようなＨＢＴ構造の半導体装置の
開発を目的として，提供されるものである．大規模集積
回路の動作時の発熱が速やかに放散されるようなＩＩＢ
Ｔ構造の半導体装置の開発を目的として，提供されるも
のである． 〔課題を解決するための手段〕 第１図は本発明の原理説明図である。
ャル層を成長し．更にＡ Ｉ ＧａＡｓ ／ ＧａＡｓ
構造の１１ＢＴを形成すれば，回路動作時に主にコレク
タ接合で発生する熱が速やかに下層のＳｔ基仮に伝達さ
れて，接合部に熱が蓄積し難くなる． よって． Ｓｔ基板に適切なヒート・シンクを付設して
おけば， ＨＢＴ回路の高書度実装が可能となる．しか
し， Ａ Ｉ ＧａＡｓ ／ ＧａＡｓ ＨＢＴの接
合部から下方のＳｉ基板には，熱放散が速やかに行われ
るが，接合部から横方向には同一材料のＡ ｊ１！ Ｇ
ａＡｓ ／ ＧａＡｓであるので．回路の実装密度が高
くなればなる程，熱伝導率の低い同一材料で発熱する接
合部を取り巻く構造を採用していることは，欠点となる
．このため，本発明は，大規模集積回路の動作時の発熱
が速やかに放散されるようなＨＢＴ構造の半導体装置の
開発を目的として，提供されるものである．大規模集積
回路の動作時の発熱が速やかに放散されるようなＩＩＢ
Ｔ構造の半導体装置の開発を目的として，提供されるも
のである． 〔課題を解決するための手段〕 第１図は本発明の原理説明図である。
図において，１はＳｉ基板，２は絶縁膜，３は凹部，４
はへテロエピタキシャル層，５は多結晶．６は１１８↑
構造である。
はへテロエピタキシャル層，５は多結晶．６は１１８↑
構造である。
Ｓｔ基板にエッチング法でパターニングして．凹部を形
成して，凹部内にＡ Ｉ ＧａＡｓ ／ ＧａＡｓ等の
化合物半導体によるヘテロ構造のＨＢＴを配置する。
成して，凹部内にＡ Ｉ ＧａＡｓ ／ ＧａＡｓ等の
化合物半導体によるヘテロ構造のＨＢＴを配置する。
このために，第１図（ａ）に示すように，Ｓｉ基板１に
二酸化シリコン（ＳｉＯ１）等の絶縁膜２でマスクをし
て，第１図（ｂ）に示すように，湿式ないし乾式のエッ
チングを行って． Ｓｉ基板１の表面に凹部３を設ける
． 次に，第１図（Ｃ）に示すように，分子線結晶成長法（
Ｍａｔｉ法），有機金属気相成長法（ＭＯＣＶＤ法），
或いは原子層気相成長法（ＡＬＩＥ法）によって，凹部
３内に化合物半導体のへテロ・エビタキシャルＮ４を成
長する． この間，マスクした絶縁薄膜上には，特にＭＢＨ法によ
る成長では化合物半導体の多結晶５が積層するが，不要
なのでエッチング除去すれば良い．続いて．第１図（ｄ
）に示すように，ヘテロエビタキシャルＮ４内に．イオ
ン注入，エッチングおよび．電極形成等の通常のＨＢＴ
形成工程を付加して，′少なくともコレクタ層，ベース
層，及びベース層よりバンドギャップの大きいエミッタ
層を順次積層した半導体層構造，所謂， ＨＢＴ構造６
を形成する。
二酸化シリコン（ＳｉＯ１）等の絶縁膜２でマスクをし
て，第１図（ｂ）に示すように，湿式ないし乾式のエッ
チングを行って． Ｓｉ基板１の表面に凹部３を設ける
． 次に，第１図（Ｃ）に示すように，分子線結晶成長法（
Ｍａｔｉ法），有機金属気相成長法（ＭＯＣＶＤ法），
或いは原子層気相成長法（ＡＬＩＥ法）によって，凹部
３内に化合物半導体のへテロ・エビタキシャルＮ４を成
長する． この間，マスクした絶縁薄膜上には，特にＭＢＨ法によ
る成長では化合物半導体の多結晶５が積層するが，不要
なのでエッチング除去すれば良い．続いて．第１図（ｄ
）に示すように，ヘテロエビタキシャルＮ４内に．イオ
ン注入，エッチングおよび．電極形成等の通常のＨＢＴ
形成工程を付加して，′少なくともコレクタ層，ベース
層，及びベース層よりバンドギャップの大きいエミッタ
層を順次積層した半導体層構造，所謂， ＨＢＴ構造６
を形成する。
Ｓｔ基板１の凹部３に選択的にＩ｛ＢＴ構造６を形成し
たので，接合部で発生した熱は，下方だけでなく，横方
向のＳｔ基板１に伝導して放散される。
たので，接合部で発生した熱は，下方だけでなく，横方
向のＳｔ基板１に伝導して放散される。
Ｓｉ材料はＡ Ｉ ＧａＡｓ ／ ＧａＡｓ等のＨＢＴ
材料よりも熱伝導率が高いので，この構造は，高密度実
装すれば一層良好な結果をもたらす。
材料よりも熱伝導率が高いので，この構造は，高密度実
装すれば一層良好な結果をもたらす。
第２図は本発明の化合物半導体へテロエビタキ・シャル
選沢成長層の工程順模式断面図．又，第３図はＨＢＴ構
造形成の一実施例の工程順模式断面図である． 第２図において．７はＳｉ基板，８はＳｉｎｇ膜，９は
凹部に形成した一般的な化合物半導体の選択成長酒の形
状．１０は高抵抗層である． 先ず．本発明の構造は，結晶成長法と深く関わりがある
ので．Ｓｉ基板の凹部パターン内にＨＢＴ構造を如何に
配置するかを，結晶成長法と関係付けながら，詳細にの
べる． （１００）面方位のＳｉ基板を用意する．面方位をジャ
ストにするか，オフ・アングルを設けるかについては，
周知の技術があり（例えば２度オフが用いられることが
多い），本発明の骨子とは関わりのない部分であるから
，この点や， ＧａＡｓ／ Ｓｔ界面などＧａＡｓ Ｏ
ｎ Ｓｉ成長技術そのものに関することは，ここでは述
べない。
選沢成長層の工程順模式断面図．又，第３図はＨＢＴ構
造形成の一実施例の工程順模式断面図である． 第２図において．７はＳｉ基板，８はＳｉｎｇ膜，９は
凹部に形成した一般的な化合物半導体の選択成長酒の形
状．１０は高抵抗層である． 先ず．本発明の構造は，結晶成長法と深く関わりがある
ので．Ｓｉ基板の凹部パターン内にＨＢＴ構造を如何に
配置するかを，結晶成長法と関係付けながら，詳細にの
べる． （１００）面方位のＳｉ基板を用意する．面方位をジャ
ストにするか，オフ・アングルを設けるかについては，
周知の技術があり（例えば２度オフが用いられることが
多い），本発明の骨子とは関わりのない部分であるから
，この点や， ＧａＡｓ／ Ｓｔ界面などＧａＡｓ Ｏ
ｎ Ｓｉ成長技術そのものに関することは，ここでは述
べない。
Ｓｉ基板に，湿式あるいは乾式エッチング法で．凹部パ
ターンを形成する。この冫サ・パターンは個々のＨＢＴ
単体に各々設ける方が良い．だから，ＨＢＴ単体の大き
さは様々であるが，例えば．パターン寸法はＨＢＴ自体
の寸法よりもやや大きくして〜数ｐ角程度が目安である
．凹部パターンの深さ？， ＨＢＴ構造のを含むペテロ
・エビタキシャル層の厚さをバッファ層厚も加えた数値
程度にする。
ターンを形成する。この冫サ・パターンは個々のＨＢＴ
単体に各々設ける方が良い．だから，ＨＢＴ単体の大き
さは様々であるが，例えば．パターン寸法はＨＢＴ自体
の寸法よりもやや大きくして〜数ｐ角程度が目安である
．凹部パターンの深さ？， ＨＢＴ構造のを含むペテロ
・エビタキシャル層の厚さをバッファ層厚も加えた数値
程度にする。
通常は２〜３μｍである。
凹部の底面の面方位は，特に理由があって指定する以外
は基板の面方位と同じ＜ （１００）で良い。
は基板の面方位と同じ＜ （１００）で良い。
しかし，凹部周囲の側部は，垂直面になるか，斜面にな
るかは，エッチング工程におけるプロセス依存性が強い
ので，一概には言えない。一般的には（１００）や（１
１０）などのような低指数面が鮮明には現れないと考え
た方が良い。
るかは，エッチング工程におけるプロセス依存性が強い
ので，一概には言えない。一般的には（１００）や（１
１０）などのような低指数面が鮮明には現れないと考え
た方が良い。
さて，Ｓｉ基板７に対する凹部のパターニングはフォト
リソグラフィを用いるが，第２図（ａ）に示すように，
ＳｉＯ■膜８等の絶縁薄膜によるマスクを設けておく
。
リソグラフィを用いるが，第２図（ａ）に示すように，
ＳｉＯ■膜８等の絶縁薄膜によるマスクを設けておく
。
次に，通常の前処理を行った後，化合物半導体のへテロ
エピタキシャル選択成長層９の結晶成長を行う． ここで，適用した結晶成長の方法をＭＢＨ法，ＭＯＣＶ
Ｄ法， ＡＬＥ法に分類して述べる。
エピタキシャル選択成長層９の結晶成長を行う． ここで，適用した結晶成長の方法をＭＢＨ法，ＭＯＣＶ
Ｄ法， ＡＬＥ法に分類して述べる。
凹部の底面は３種のどの方法で成長しても．基本的には
違いがない。方法で変化が見られるのは，斜面ないし側
面である。
違いがない。方法で変化が見られるのは，斜面ないし側
面である。
ＭＢＩ！法では．此処で種々のファセットが現れる。
ＭＯＣＶＤ法では，此処で現れるファセットは単純化さ
れる．一方， ＡＬｔＥ法では，此処でファセットは現
れず，底面と同様なエビタキシャル層が斜面ないし側面
にも形成される。
れる．一方， ＡＬｔＥ法では，此処でファセットは現
れず，底面と同様なエビタキシャル層が斜面ないし側面
にも形成される。
本発明においては，凹部の中央部のみをＨＢＴ構造に積
極的に利用して．凹部の側面および底面は．第２図（ｂ
）及び（Ｃ）に示すように，概ね高抵抗ＮＩＯの領域を
形成し．能動領域としては用いない． 尤も． ＡＬＥ法による斜面ないし側面の層は，積極的
な利用を考えることができるものである。
極的に利用して．凹部の側面および底面は．第２図（ｂ
）及び（Ｃ）に示すように，概ね高抵抗ＮＩＯの領域を
形成し．能動領域としては用いない． 尤も． ＡＬＥ法による斜面ないし側面の層は，積極的
な利用を考えることができるものである。
次に．本発明によるＨＢＴ形成の一実施例について．第
３図により説明する． 第３図において，１１はＳｉ基板．１２はＳｉｎｇ膜，
１３は凹部，１４眠バッファ層． １５は高抵抗Ｆｆ，
１６は活性層，１７はサブコレクタ層，１８はコレク
タ層，１９はベース層，２０はエミッタ層，２１はキャ
ップ層，？２はＷＳｉ膜，２３はｐ９外部ヘース領域，
２４はエミッタ電極．２５はベース電極，２６はコレク
タ電極である． 先ず， Ｓｔ基板１１上にＳｉＯ■膜１２を形成し，第
３図（ａ）に示すように， Ｓｉｎ．膜をバターニング
した後， Ｓｉｎｇ膜をマスクとしてＳｔ表面をエッチ
ングしてＨＢ丁構造を形成するための凹部１３を設ける
．次ニ， ＭＢＥ法． ＭＯＣＶＤ法， ＡＬＩＩｉ法
等を用いて． Ｓｉ基板１１の凹部１３内に，化合物半
導体のへテロエビタキシャル層を順次積層していく。
３図により説明する． 第３図において，１１はＳｉ基板．１２はＳｉｎｇ膜，
１３は凹部，１４眠バッファ層． １５は高抵抗Ｆｆ，
１６は活性層，１７はサブコレクタ層，１８はコレク
タ層，１９はベース層，２０はエミッタ層，２１はキャ
ップ層，？２はＷＳｉ膜，２３はｐ９外部ヘース領域，
２４はエミッタ電極．２５はベース電極，２６はコレク
タ電極である． 先ず， Ｓｔ基板１１上にＳｉＯ■膜１２を形成し，第
３図（ａ）に示すように， Ｓｉｎ．膜をバターニング
した後， Ｓｉｎｇ膜をマスクとしてＳｔ表面をエッチ
ングしてＨＢ丁構造を形成するための凹部１３を設ける
．次ニ， ＭＢＥ法． ＭＯＣＶＤ法， ＡＬＩＩｉ法
等を用いて． Ｓｉ基板１１の凹部１３内に，化合物半
導体のへテロエビタキシャル層を順次積層していく。
先ず，第３図（ｂ）に示すように，エビタキシャル層の
結晶性を良くするために．バッファＪＷ１４としてＧａ
Ａｓを約１μの厚さに成長する．ただし． ＨＢＴ構造
を有するエビタキシャル層とＳｉ基板の間に設けるバッ
ファ１１１４には，高抵抗化に関して工夫を施した方が
良い． 方法は．第３図（Ｃ）に示すようにＧａＡｓバッファ層
１４の中に，高抵抗層１５を形成するために，クローム
（Ｃｒ）などのドーパントをイオン注入法などで含有せ
しめる．或いは，酸素イオンの注入も有効な方法である
。又， ＧａＡｓバッファＮ１４の上に不純物無添加の
Ａ Ｉ ＧａＡｓ層を成長すると．この層は高抵抗であ
るから，これを利用する方法もある．続いて＊ Ａ
Ｉ ＧａＡｓ ／ ＧａＡｓ系の活性ＦＪｌ６を高抵抗
Ｎ１５の上に積層する． 活性７１１６は通常のサブコレクタ層１７．コレクタＭ
１８，ベース層１９．エミッタＮ２０，キャップＦｉＪ
２１よりなり，これらの層をを順番に積めば良い。
結晶性を良くするために．バッファＪＷ１４としてＧａ
Ａｓを約１μの厚さに成長する．ただし． ＨＢＴ構造
を有するエビタキシャル層とＳｉ基板の間に設けるバッ
ファ１１１４には，高抵抗化に関して工夫を施した方が
良い． 方法は．第３図（Ｃ）に示すようにＧａＡｓバッファ層
１４の中に，高抵抗層１５を形成するために，クローム
（Ｃｒ）などのドーパントをイオン注入法などで含有せ
しめる．或いは，酸素イオンの注入も有効な方法である
。又， ＧａＡｓバッファＮ１４の上に不純物無添加の
Ａ Ｉ ＧａＡｓ層を成長すると．この層は高抵抗であ
るから，これを利用する方法もある．続いて＊ Ａ
Ｉ ＧａＡｓ ／ ＧａＡｓ系の活性ＦＪｌ６を高抵抗
Ｎ１５の上に積層する． 活性７１１６は通常のサブコレクタ層１７．コレクタＭ
１８，ベース層１９．エミッタＮ２０，キャップＦｉＪ
２１よりなり，これらの層をを順番に積めば良い。
Ａ ｊ！ ＧａＡｓ ／ ＧａＡｓ系においては，下層
より順番にｎ ＋ＧａＡｓ， ｎ型ＧａＡｓ， Ｐ
十型Ａ／！ＧａＡｓ（グレード＊），ｎ型Ａ ｊ！ Ｇ
ａＡｓ， ｎ十型ＧａＡｓないしＩｎＧａＡｓである
． 各層の厚さについては，通常のＨＢＴの構造で，以下の
ように作成した． サブコレクタ層がｓ．ｏｏｏ人，コレクタ層が４．００
０人．ベース層が５００人，エミッタ層が３．０００人
，キャップ層が５００人である．更に，第３．図（ｅ）
に示すように， ＨＢＴの構造を形成した上は，凹部の
斜面や側面の結晶性の悪さが原因で．通電のリークがあ
っては良くないので，これらの領域を電気的に不活性化
しておく．即ち．水素．ヘリウム，酸素，或いは他の不
活性イオンなどをイオン注入する． マスクに用いたＳｉｎｇなどの絶縁薄膜上には，成長法
の種類によって結果が異なる， ＭＢＥ法では．多結晶
が積層する， ＭＯＣＶＩ）法やＡＬＥ法では，何も積
層しない． 尚，多結晶はエッチングによって優先的に除去すること
ができる．又．マスクの絶縁薄膜上では，そのまま回路
の配線を敷設して利用することができる． 次に，第３図（ｆ）に上記工程迄ののＳｔ基板の凹部内
の構造を拡大して示す． 続いて，第３図（ｇ）に示すように，ＷＳｉ膜２２をパ
ターニングして，イオン注入法により，Ｐ０外部ベース
領域２３を形成する． 更に．第３図（ｈ）に示すように．通常のＨＯＴ製作工
程によりーＳｔのエミッター電極２４． Ｃｒ／Ａｕの
ベース電極２５＋ Ａｕ−Ｇｅ合金のコレクタ電極２６
を形成して．Ｓｉ基板１１の凹部１３の内にＨＢＴ構造
を形成する． （発明の効果〕 ＨＢＴ構造がＳｉ基板の凹部に形成されているため，横
方向も熱伝導性の良いＳｉであり，熱放散が良くなるの
で，■ＢＴ集積回路の高密度化を達成することができる
。
より順番にｎ ＋ＧａＡｓ， ｎ型ＧａＡｓ， Ｐ
十型Ａ／！ＧａＡｓ（グレード＊），ｎ型Ａ ｊ！ Ｇ
ａＡｓ， ｎ十型ＧａＡｓないしＩｎＧａＡｓである
． 各層の厚さについては，通常のＨＢＴの構造で，以下の
ように作成した． サブコレクタ層がｓ．ｏｏｏ人，コレクタ層が４．００
０人．ベース層が５００人，エミッタ層が３．０００人
，キャップ層が５００人である．更に，第３．図（ｅ）
に示すように， ＨＢＴの構造を形成した上は，凹部の
斜面や側面の結晶性の悪さが原因で．通電のリークがあ
っては良くないので，これらの領域を電気的に不活性化
しておく．即ち．水素．ヘリウム，酸素，或いは他の不
活性イオンなどをイオン注入する． マスクに用いたＳｉｎｇなどの絶縁薄膜上には，成長法
の種類によって結果が異なる， ＭＢＥ法では．多結晶
が積層する， ＭＯＣＶＩ）法やＡＬＥ法では，何も積
層しない． 尚，多結晶はエッチングによって優先的に除去すること
ができる．又．マスクの絶縁薄膜上では，そのまま回路
の配線を敷設して利用することができる． 次に，第３図（ｆ）に上記工程迄ののＳｔ基板の凹部内
の構造を拡大して示す． 続いて，第３図（ｇ）に示すように，ＷＳｉ膜２２をパ
ターニングして，イオン注入法により，Ｐ０外部ベース
領域２３を形成する． 更に．第３図（ｈ）に示すように．通常のＨＯＴ製作工
程によりーＳｔのエミッター電極２４． Ｃｒ／Ａｕの
ベース電極２５＋ Ａｕ−Ｇｅ合金のコレクタ電極２６
を形成して．Ｓｉ基板１１の凹部１３の内にＨＢＴ構造
を形成する． （発明の効果〕 ＨＢＴ構造がＳｉ基板の凹部に形成されているため，横
方向も熱伝導性の良いＳｉであり，熱放散が良くなるの
で，■ＢＴ集積回路の高密度化を達成することができる
。
第１図は本発明の原理説明図，
第２図は本発明の化合物半導体へテロエビタキシャル選
択成長層の工程順模式断面図，第３図は本発明の一実施
例の工程順模式断面図，第４図は従来構造の説明図 である。 図において， １はＳｉ基板， ２は絶縁膜，３は凹部， ４はへテロエピタキシャル層， ５は多結晶， ６はＨＯＴ構造，？はＳｉ基板
， ８はＳｉＯ■膜，９は選択成長層，１０は
高抵抗層， １１はＳｉ基板，１２はＳｉｎｇ膜， ｌ３は凹部，１４はバッファ層， １５は高抵抗層，１６は活性層， １７はサプコレクタ層，１８はコレクタ層，１９はベー
ス層．２０はエミッタ層， ２１はキャップ層，２２はーＳｉ膜， ２３はｐ゛外部ベース領域， ２４はエミッタ電極，２５はベース電極，２６はコレク
タ電極 箒 記 疹発ｅｇｉｎ−ブ充例θ工姪順撲八鱈面図７ ３ 口
（葦ｆ）１）
択成長層の工程順模式断面図，第３図は本発明の一実施
例の工程順模式断面図，第４図は従来構造の説明図 である。 図において， １はＳｉ基板， ２は絶縁膜，３は凹部， ４はへテロエピタキシャル層， ５は多結晶， ６はＨＯＴ構造，？はＳｉ基板
， ８はＳｉＯ■膜，９は選択成長層，１０は
高抵抗層， １１はＳｉ基板，１２はＳｉｎｇ膜， ｌ３は凹部，１４はバッファ層， １５は高抵抗層，１６は活性層， １７はサプコレクタ層，１８はコレクタ層，１９はベー
ス層．２０はエミッタ層， ２１はキャップ層，２２はーＳｉ膜， ２３はｐ゛外部ベース領域， ２４はエミッタ電極，２５はベース電極，２６はコレク
タ電極 箒 記 疹発ｅｇｉｎ−ブ充例θ工姪順撲八鱈面図７ ３ 口
（葦ｆ）１）
Claims (1)
- シリコン基板（１）の表面に形成された凹部（３）と
、該凹部（３）内に、少なくともコレクタ層、ベース層
、及び該ベース層よりバンドギャップの大きいエミッタ
層を順次積層した半導体層構造（６）とを有することを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056917A JP2767601B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056917A JP2767601B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237035A true JPH02237035A (ja) | 1990-09-19 |
| JP2767601B2 JP2767601B2 (ja) | 1998-06-18 |
Family
ID=13040834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056917A Expired - Lifetime JP2767601B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767601B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327938A (ja) * | 2003-04-28 | 2004-11-18 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板 |
| KR100499522B1 (ko) * | 2001-11-03 | 2005-07-07 | 조신호 | 초고속 반도체 광전도 스위칭 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211674A (ja) * | 1987-02-26 | 1988-09-02 | Nec Corp | トランジスタ |
| JPS6421961A (en) * | 1987-07-16 | 1989-01-25 | Nec Corp | Transistor |
-
1989
- 1989-03-09 JP JP1056917A patent/JP2767601B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211674A (ja) * | 1987-02-26 | 1988-09-02 | Nec Corp | トランジスタ |
| JPS6421961A (en) * | 1987-07-16 | 1989-01-25 | Nec Corp | Transistor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499522B1 (ko) * | 2001-11-03 | 2005-07-07 | 조신호 | 초고속 반도체 광전도 스위칭 장치 |
| JP2004327938A (ja) * | 2003-04-28 | 2004-11-18 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2767601B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3428962B2 (ja) | ＧａＮ系高移動度トランジスタ | |
| US5959308A (en) | Epitaxial layer on a heterointerface | |
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH02244729A (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPH09307097A (ja) | 半導体装置 | |
| US6423990B1 (en) | Vertical heterojunction bipolar transistor | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JPH04257232A (ja) | パワートランジスタおよびその製造法 | |
| JPH02237035A (ja) | 半導体装置 | |
| JP2005045205A (ja) | バイポ−ラ・トランジスタのための平面的プロフィル構造 | |
| JP3634627B2 (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| JPH05259077A (ja) | 半導体装置及びその製造方法 | |
| JP3382114B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JP2508456B2 (ja) | 半導体単結晶薄膜の形成方法 | |
| KR102261735B1 (ko) | 이종접합 트랜지스터 | |
| JP3400085B2 (ja) | 化合物半導体層の形成方法 | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPH0737900A (ja) | 半導体装置およびその製造方法 | |
| JPH0661268A (ja) | 選択再成長領域を有する化合物半導体装置及びその製造方法 | |
| JPH04188716A (ja) | 半導体装置及びその製造方法 | |
| KR19980069798A (ko) | 에칭방법, 결정성장 방법 및 반도체 장치의 제조방법 |