JPH02236784A - 繰り返し信号記憶装置 - Google Patents
繰り返し信号記憶装置Info
- Publication number
- JPH02236784A JPH02236784A JP5927089A JP5927089A JPH02236784A JP H02236784 A JPH02236784 A JP H02236784A JP 5927089 A JP5927089 A JP 5927089A JP 5927089 A JP5927089 A JP 5927089A JP H02236784 A JPH02236784 A JP H02236784A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- memory
- converter
- scan pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003252 repetitive effect Effects 0.000 title claims description 10
- 230000015654 memory Effects 0.000 claims abstract description 30
- 230000009191 jumping Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータ等からモニタに出力される画
像信号(R,G.B信号)のように1フレームを周期と
して繰り返される信号を、一定の周期でスキャンニング
してメモリに格納する繰り返し信号記憶装置に関するも
のである。
像信号(R,G.B信号)のように1フレームを周期と
して繰り返される信号を、一定の周期でスキャンニング
してメモリに格納する繰り返し信号記憶装置に関するも
のである。
第3図は従来の繰り返し信号記憶装置を示すブロック図
である。図において、1は1フレームを周期として繰り
返されるアナログ波形信号を、一定の周期でスキャンニ
ングしてアナログ●ディジタル変換(以下、M勺変換と
いう)するA//D変換器であり、2はこのA/D変換
器1より出力されるディジタル信号を格納するメモリで
ある。3はフレーム信号に同期して、前記A/D変換器
1にスキャンニングのタイミングを与える一定周期のス
キャンパルスと、前記メモリ2にA/D変換器1からの
ディジタル信号の格納番地を与えるアドレスデータとを
発生させる制御信号発生手段としてのカウンタである。
である。図において、1は1フレームを周期として繰り
返されるアナログ波形信号を、一定の周期でスキャンニ
ングしてアナログ●ディジタル変換(以下、M勺変換と
いう)するA//D変換器であり、2はこのA/D変換
器1より出力されるディジタル信号を格納するメモリで
ある。3はフレーム信号に同期して、前記A/D変換器
1にスキャンニングのタイミングを与える一定周期のス
キャンパルスと、前記メモリ2にA/D変換器1からの
ディジタル信号の格納番地を与えるアドレスデータとを
発生させる制御信号発生手段としてのカウンタである。
次K動作について説明する。ここで、第4図は各信号の
時間関係を示すタイミングチャートである。カウンタ3
はフレーム信号が入力されると、発生しているアドレス
データを一旦“O″にリセットし、スキャンパルスを発
生する度にそれをインクリメントしてゆく。A/D変換
器1はカウンタ3よシスキャンパルスを受け取る都度、
その立ち上がり時点Kおけるアナログ波形信号の電圧値
をスキャンニングし、ディジタル信号に変換してメモリ
2へ送る。メモリ2は受け取ったディジタル信号を、カ
ウンタ3からのアドレスデータの指定する番地に格納す
る。このアドレスデータは前述のようにスキャンパルス
発生の都度インクリメントされておシ、従って、スキャ
ンニングされたディジタル信号はメモリ2の隣接する番
地に次々に蓄積されてゆく。
時間関係を示すタイミングチャートである。カウンタ3
はフレーム信号が入力されると、発生しているアドレス
データを一旦“O″にリセットし、スキャンパルスを発
生する度にそれをインクリメントしてゆく。A/D変換
器1はカウンタ3よシスキャンパルスを受け取る都度、
その立ち上がり時点Kおけるアナログ波形信号の電圧値
をスキャンニングし、ディジタル信号に変換してメモリ
2へ送る。メモリ2は受け取ったディジタル信号を、カ
ウンタ3からのアドレスデータの指定する番地に格納す
る。このアドレスデータは前述のようにスキャンパルス
発生の都度インクリメントされておシ、従って、スキャ
ンニングされたディジタル信号はメモリ2の隣接する番
地に次々に蓄積されてゆく。
従来の繰り返し信号記憶装置は以上のように構成されて
いるので、アナログ波形信号のスキャンニング速度、即
ち、スキャンパルスの周波数は、A/D変換器1の変換
速度、およびメモリ2のアクセスタイムによって規定さ
れ、もとのアナログ波形信号によシ忠実なデータを蓄積
するためにはスキャンパルスの周波数を上げてスキャン
ニング速度を速くする必要があるが、その場合、変換速
度の速いA/D変換器1が必要となシ、また、メモリ2
にもアクセスタイムの速いものを用意しなければならず
、装置のコストが上昇するという問題点があった。
いるので、アナログ波形信号のスキャンニング速度、即
ち、スキャンパルスの周波数は、A/D変換器1の変換
速度、およびメモリ2のアクセスタイムによって規定さ
れ、もとのアナログ波形信号によシ忠実なデータを蓄積
するためにはスキャンパルスの周波数を上げてスキャン
ニング速度を速くする必要があるが、その場合、変換速
度の速いA/D変換器1が必要となシ、また、メモリ2
にもアクセスタイムの速いものを用意しなければならず
、装置のコストが上昇するという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、変換速度やアクセスタイムの遅いA/D変換
器やメモリを使用して、より制度の高いデータの蓄積が
可能な繰シ返し信号記憶装置を得ることを目的とする。
たもので、変換速度やアクセスタイムの遅いA/D変換
器やメモリを使用して、より制度の高いデータの蓄積が
可能な繰シ返し信号記憶装置を得ることを目的とする。
この発明に係る繰シ返し信号記憶装置は、1フレーム毎
に位相を所定量ずつずらしながらスキャンパルスを発生
させるとともに、1フレーム毎に初期値を変化させて所
定番地ずつ飛び越しながらメモリ書き込み用のアドレス
データを発生させる制御信号発生手段を備えたものであ
る。
に位相を所定量ずつずらしながらスキャンパルスを発生
させるとともに、1フレーム毎に初期値を変化させて所
定番地ずつ飛び越しながらメモリ書き込み用のアドレス
データを発生させる制御信号発生手段を備えたものであ
る。
この発明における制御信号発生手段は、スキャンパルス
をlフレ.−ム毎に位相を所定量ずつずらしながら発生
させるとともに、メモリ書き込み用のアドレスデータを
1フレーム毎に所定の周期で初期値を変化させながら、
所定番地ずつ飛び越して出力することによ夛、実際のス
キャンパルスよシ高い周波数でスキャンニングした場合
と同等の、よシ制度の高いデータをメモリ内に蓄積させ
る。
をlフレ.−ム毎に位相を所定量ずつずらしながら発生
させるとともに、メモリ書き込み用のアドレスデータを
1フレーム毎に所定の周期で初期値を変化させながら、
所定番地ずつ飛び越して出力することによ夛、実際のス
キャンパルスよシ高い周波数でスキャンニングした場合
と同等の、よシ制度の高いデータをメモリ内に蓄積させ
る。
以下、この発明の一実施例を図について説明する。第1
図において、1はMD変換器、2はメモリであ夛、第3
図に同一符号を付した従来のそれらと同一 あるいは相
当部分であるため詳細な説明は省略する。4はフレーム
信号に同期して、前記A/D変換器1にスキャンニング
のタイミングを与える一定周期のスキャンパルスと、前
記メモリ2にA/’D変換器1からのディジタル信号の
格納番地を与えるアドレスデータとを発生させる制御信
号発生手段である。この制御信号発生手段4は、1フレ
ーム毎に位相を所定量ずつずらせながら前記スキャンパ
ルスを発生させ、また、前記アドレスデータを1フレー
ム毎に所定の周期で初期値を変化させながら所定番地ず
つ飛び越して出力する点で従来のカウンタ3とは異なっ
ている。
図において、1はMD変換器、2はメモリであ夛、第3
図に同一符号を付した従来のそれらと同一 あるいは相
当部分であるため詳細な説明は省略する。4はフレーム
信号に同期して、前記A/D変換器1にスキャンニング
のタイミングを与える一定周期のスキャンパルスと、前
記メモリ2にA/’D変換器1からのディジタル信号の
格納番地を与えるアドレスデータとを発生させる制御信
号発生手段である。この制御信号発生手段4は、1フレ
ーム毎に位相を所定量ずつずらせながら前記スキャンパ
ルスを発生させ、また、前記アドレスデータを1フレー
ム毎に所定の周期で初期値を変化させながら所定番地ず
つ飛び越して出力する点で従来のカウンタ3とは異なっ
ている。
5はフレーム信号に同期して、前記スキャンパルスの基
になるパルス信号を生成し、メモリ2への前記アドレス
データを生成するとともに、前記スキャンパルスの位相
の選択切換のための切換制御信号を生成するカウンタセ
ットである。6はこのカウンタセット5が生成したパル
ス信号の位相変換を行って所定の位相差を有する複数の
パルス信号を生成する位相変換器であ9、7はカウンタ
セット5からの切換制御信号に従って、位相変換器6か
ら入力される位相の異なった複数のパルス信号中の1つ
を選択して、スキャンパルスとしてA/D変換器1へ送
出するマルチプレクサである。
になるパルス信号を生成し、メモリ2への前記アドレス
データを生成するとともに、前記スキャンパルスの位相
の選択切換のための切換制御信号を生成するカウンタセ
ットである。6はこのカウンタセット5が生成したパル
ス信号の位相変換を行って所定の位相差を有する複数の
パルス信号を生成する位相変換器であ9、7はカウンタ
セット5からの切換制御信号に従って、位相変換器6か
ら入力される位相の異なった複数のパルス信号中の1つ
を選択して、スキャンパルスとしてA/D変換器1へ送
出するマルチプレクサである。
前記制御信号発生手段は、これらカウンタセット5、位
相変換器6、マルチプレクサ7によって構成されている
。
相変換器6、マルチプレクサ7によって構成されている
。
次に動作について説明する。ここで、第2図は1フレー
ム毎のスキャンパルスの位相差がπであシ、アドレスデ
ータが1番地ずつ飛び越しながらインクリメントされて
、その初期値が1フレーム毎に“1″と“2″とに交互
に変化する場合の各信号の時間関係を示すタイミングチ
ャートである。
ム毎のスキャンパルスの位相差がπであシ、アドレスデ
ータが1番地ずつ飛び越しながらインクリメントされて
、その初期値が1フレーム毎に“1″と“2″とに交互
に変化する場合の各信号の時間関係を示すタイミングチ
ャートである。
カウンタセット5は1フレーム目のフレーム信号が入力
されると、メモリ2へのアドレスデータを第1の初期値
“ビにセットして位相変換器6ヘパルス信号を送出する
。以後、カウンタセット5は位相変換器6へのパルス信
号を発生する都度、このアドレスデータを“2″ずつイ
ンクリメントしてゆく。カウンタセット5から送出され
たパルス信号は、位相変換器6によって“0″位相と“
π”位相の2種のパルス信号に位相変換され、マルチプ
レクサTへ送られている。マルチプレクサTはカウンタ
セット5から送られてくる切換制御信号に従クて、位相
差πの2つのパルス信号の内、″0″位相のパルス信号
を選択し、スキャンパルスとしてA/D変換器1へ送る
。
されると、メモリ2へのアドレスデータを第1の初期値
“ビにセットして位相変換器6ヘパルス信号を送出する
。以後、カウンタセット5は位相変換器6へのパルス信
号を発生する都度、このアドレスデータを“2″ずつイ
ンクリメントしてゆく。カウンタセット5から送出され
たパルス信号は、位相変換器6によって“0″位相と“
π”位相の2種のパルス信号に位相変換され、マルチプ
レクサTへ送られている。マルチプレクサTはカウンタ
セット5から送られてくる切換制御信号に従クて、位相
差πの2つのパルス信号の内、″0″位相のパルス信号
を選択し、スキャンパルスとしてA/D変換器1へ送る
。
ADD変換器1はマルチプレクサ7よりスキャンパルス
を受け取る度に、その立ち上がυ時点におけるアナログ
波形信号の電圧値をスキャンニングし、ディジタル信号
に変換してメモリ2へ送る。
を受け取る度に、その立ち上がυ時点におけるアナログ
波形信号の電圧値をスキャンニングし、ディジタル信号
に変換してメモリ2へ送る。
メモリ2は受け取ったディジタル信号を、カウンタセッ
ト5からのアドレスデータによって指定される番地に格
納する。このアドレスデータは前述のようにスキャンパ
ルスが発生する度に“2#ずつインクリメントされてお
υ、従って、スキャンニングされたディジタル信号はメ
モリ2の奇数番地に飛び飛びに蓄積されてゆく。
ト5からのアドレスデータによって指定される番地に格
納する。このアドレスデータは前述のようにスキャンパ
ルスが発生する度に“2#ずつインクリメントされてお
υ、従って、スキャンニングされたディジタル信号はメ
モリ2の奇数番地に飛び飛びに蓄積されてゆく。
1フレーム分の処理が終了して2フレーム目のフレーム
信号が入力されると、カウンタセット5はアドレスデー
タを第2の初期値“2”にセットし、位相変換器6への
パルス信号発生の度にそれを“2”ずつインクリメント
してゆく。また、マルチブレクサTはカウンタセット5
からの切換制御信号に従って“π”位相のパルス信号を
選択し、それをスキャンパルスとしてA/’D変換器1
へ送る。VD変換器1は受け取ったスキャンパルスによ
ってアナログ波形信号をスキャンニングし、ディジタル
信号に変換してメモリ2へ送る。メモリ2は受け取った
ディジタル信号を、カウンタセット5からのアドレスデ
ータによってその偶数番地に飛び飛びに蓄積してゆく。
信号が入力されると、カウンタセット5はアドレスデー
タを第2の初期値“2”にセットし、位相変換器6への
パルス信号発生の度にそれを“2”ずつインクリメント
してゆく。また、マルチブレクサTはカウンタセット5
からの切換制御信号に従って“π”位相のパルス信号を
選択し、それをスキャンパルスとしてA/’D変換器1
へ送る。VD変換器1は受け取ったスキャンパルスによ
ってアナログ波形信号をスキャンニングし、ディジタル
信号に変換してメモリ2へ送る。メモリ2は受け取った
ディジタル信号を、カウンタセット5からのアドレスデ
ータによってその偶数番地に飛び飛びに蓄積してゆく。
これによって、メモリ2には2倍の周波数のスキャンパ
ルスを用いた場合と同様のディジタル信号が蓄槓される
。
ルスを用いた場合と同様のディジタル信号が蓄槓される
。
なお、上記実施例では、アナログ波形信号の蓄積につい
て示したが、コンビ為−夕等からの映像出力の蓄積に適
用してもよい。このような映像出力はTTL信号である
ことが多く、それらの蓄積を行う場合にはスキャンパル
スの位相eコンピエータのドットクロックに同期させる
必要があるが、この発明によればスキャンパルスの周波
数をあげることなく高い制度で映像出力の蓄積を行うこ
とが可能となる。
て示したが、コンビ為−夕等からの映像出力の蓄積に適
用してもよい。このような映像出力はTTL信号である
ことが多く、それらの蓄積を行う場合にはスキャンパル
スの位相eコンピエータのドットクロックに同期させる
必要があるが、この発明によればスキャンパルスの周波
数をあげることなく高い制度で映像出力の蓄積を行うこ
とが可能となる。
また、上記実施例では、位相差πの2種のスキャンパル
スにてスキャンニングを行うAIKついテ説明したが、
位相差2π九のn種のスキャンパルスにてスキャンニン
グするようにしてもよく、上記実施例と同様の効果を奏
する。
スにてスキャンニングを行うAIKついテ説明したが、
位相差2π九のn種のスキャンパルスにてスキャンニン
グするようにしてもよく、上記実施例と同様の効果を奏
する。
以上のようK1この発明によれば、フレーム周期で繰シ
返される信号を、位相の異なる複数のスキャンパルスで
スキャンニングし、メモリの飛び飛びの番地に書き込ん
でゆくように構成したので、変換速度の速いA/D変換
器やアクセスタイムの速いメモリを用いることなく、実
際のスキャンパルスよ9高い周波数でスキャンニングし
た場合と同等の、高精度なデータの蓄積が可能な繰シ返
し信号記憶装置が得られる効果がある。
返される信号を、位相の異なる複数のスキャンパルスで
スキャンニングし、メモリの飛び飛びの番地に書き込ん
でゆくように構成したので、変換速度の速いA/D変換
器やアクセスタイムの速いメモリを用いることなく、実
際のスキャンパルスよ9高い周波数でスキャンニングし
た場合と同等の、高精度なデータの蓄積が可能な繰シ返
し信号記憶装置が得られる効果がある。
第1図はこの発明の一実施例による繰り返し信号記憶装
置を示すブロック図、第2図はその各信号の時間関係を
示すタイミングチャート、第3図は従来の繰り返し信号
記憶装置を示すブロック図、第4図はその各信号の時間
関係を示すタイミングチャートである。 1はA/D変換器、2はメモリ、4は制御信号発生手段
、5はカウンタセット、6は位相変換器、7はマルチプ
レクサ。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 234567891011堪〉笠
置を示すブロック図、第2図はその各信号の時間関係を
示すタイミングチャート、第3図は従来の繰り返し信号
記憶装置を示すブロック図、第4図はその各信号の時間
関係を示すタイミングチャートである。 1はA/D変換器、2はメモリ、4は制御信号発生手段
、5はカウンタセット、6は位相変換器、7はマルチプ
レクサ。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 234567891011堪〉笠
Claims (1)
- 1フレームを周期として繰り返される信号を一定周期の
スキャンパルスに従ってスキャンニングし、メモリに蓄
積する繰り返し信号記憶装置において、前記スキャンパ
ルスを、1フレーム毎に位相を所定量ずつずらしながら
発生させるとともに、前記メモリへの書き込み用のアド
レスデータを、1フレーム毎に所定の周期で初期値を変
化させながら、所定番地ずつ飛び越して出力する制御信
号発生手段を備えたことを特徴とする繰り返し信号記憶
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5927089A JPH02236784A (ja) | 1989-03-10 | 1989-03-10 | 繰り返し信号記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5927089A JPH02236784A (ja) | 1989-03-10 | 1989-03-10 | 繰り返し信号記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02236784A true JPH02236784A (ja) | 1990-09-19 |
Family
ID=13108514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5927089A Pending JPH02236784A (ja) | 1989-03-10 | 1989-03-10 | 繰り返し信号記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02236784A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5315028A (en) * | 1976-07-27 | 1978-02-10 | Toshiba Corp | Picture information memory control system |
-
1989
- 1989-03-10 JP JP5927089A patent/JPH02236784A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5315028A (en) * | 1976-07-27 | 1978-02-10 | Toshiba Corp | Picture information memory control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840008243A (ko) | 래스터 찌그러짐 보정 장치 | |
US6522359B1 (en) | Image signal processing apparatus for image sensor | |
US4758781A (en) | DA converter testing system | |
JPS5926153B2 (ja) | フアクシミリ受信方式 | |
JPH02236784A (ja) | 繰り返し信号記憶装置 | |
JPH05328039A (ja) | 画像読取装置 | |
JPH05292476A (ja) | 汎用走査周期変換装置 | |
KR100296930B1 (ko) | 고해상도포맷변환장치및그방법 | |
EP0067316A2 (en) | Digital scan converter for video signals | |
JPS6343950B2 (ja) | ||
JP2908870B2 (ja) | 画像記憶装置 | |
JP3046170B2 (ja) | Ccdラインセンサ駆動装置 | |
JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
SU1446591A1 (ru) | Устройство дл синхронизации данных пространственно перемещенных развертывающих систем | |
JP2501815Y2 (ja) | ビデオ信号発生器 | |
JP2748387B2 (ja) | スキャンコンバータ装置 | |
JPH04180092A (ja) | 映像信号処理装置 | |
JP3397165B2 (ja) | 画像合成装置 | |
JPH09130592A (ja) | 画像処理装置 | |
JPS62202696A (ja) | テレビ信号発生装置 | |
JPH08340516A (ja) | 画像表示装置 | |
JPH02253975A (ja) | 画像形成装置 | |
KR900002327A (ko) | 1수평 기간마다 교대로 전송되는 서로 다른 2개의 변조색 신호를 포함하는 컬러 텔레비젼 신호를 처리하기 위한 필드 메모리 장치 | |
JPH06202596A (ja) | 液晶駆動回路 | |
JP2002283625A (ja) | 画像形成装置 |