JPH02235388A - 回路基板の接続方法 - Google Patents
回路基板の接続方法Info
- Publication number
- JPH02235388A JPH02235388A JP1057587A JP5758789A JPH02235388A JP H02235388 A JPH02235388 A JP H02235388A JP 1057587 A JP1057587 A JP 1057587A JP 5758789 A JP5758789 A JP 5758789A JP H02235388 A JPH02235388 A JP H02235388A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electrodes
- electrode
- board
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims description 24
- 230000008018 melting Effects 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 abstract description 35
- 229910000679 solder Inorganic materials 0.000 abstract description 20
- 230000004888 barrier function Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 150000002739 metals Chemical class 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- 238000010438 heat treatment Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004738 SiO1 Inorganic materials 0.000 description 1
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- -1 ethylenediaminetetratin Chemical compound 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、突起した電極が形成された半導体回路基板、
セラミック回路基板、フレキシブル回路基板、ガラス回
路基板，あるいはグリント回路基板などの回路基板を他
の回路基板に電気的に接続するために好適に実施される
回路基板の接続方法に関する． 従来の技術 従来、上記各種の回路基板のｔ掻を池の回路基板の電極
に接続する方法としては、ＷＢ（Ｈｉ＋・ｅｆｌｏｏｄ
ｉｎｇ）法やＲ Ｃ （ Ｆｌｉｐ ＣＩ＋ｉｐ）法
などがある．Ｗ Ｂ法は、Ａｕ＋ＡＺなとの細線を用い
て一方の回路基板の各電極を他方の回路基板の対応する
各電極に順次的に接続する方法である，ＦＣ法は、たと
えば半田金属を用いて少なくとも一方の回路基板の電極
上に突起した電極く以下、『突起電極』という》を形成
し、両回路基板１対向した状磨で突起電掻の半田倉属を
加熱溶融することによって電極間を接続する方法である
． 第７図に、半導体回路基板１を他の回路基板２に接続し
た平面図を示す．また第８図は、第７図の切断面線１−
■から両回路基板１，２をその厚み方向に亘って切断し
た断面図である．半導体回路基板１の電極７上には、予
め半田金属などから成る突起８が設けられて突起電極３
を形成する．接続される回路基板２には、対応する位置
に親半田金属層などが被覆された電極５が形成されてい
る． 両回路基板１．２は、接続されるべき電極３．５が相互
に対向するように位置かわせされた後、加熱炉などの加
熱手段によって突起電１ｔ３の半田金属が溶融され、そ
の溶融金属の一部が対応する電１５にけ着した状態で冷
却され、回路基板２に対して半導体回路基板１が電気的
に接続され、がっ、固定される． このような接続方法は、接続すべき電極数に比例して結
線時間も増大してしまう前記ＷＢ法と比較して、接続す
べき＠掻数が増加しても接続時間が変わらないという特
長を有する． 発明が解決しようとする課題 しかし上記接続方法では、電極の大きさが小さくなり、
かつ、電極間の距離が接近すると、接続すべき電極同士
の位置片わせを行うために従来よりも高精度の位置会わ
せ装置が必要となる．したがって装置コストは増大し、
回路基板の接続に要する製造コストも増大してしまうと
いう問題点がある． 本発明の目的は，上記問題点を解決して、高精度の位置
きわせ装置を特に用いることなく、微小かつ微細な電極
の接続を可能とし、生産コストの低減および生産性の向
上を図ることである。
セラミック回路基板、フレキシブル回路基板、ガラス回
路基板，あるいはグリント回路基板などの回路基板を他
の回路基板に電気的に接続するために好適に実施される
回路基板の接続方法に関する． 従来の技術 従来、上記各種の回路基板のｔ掻を池の回路基板の電極
に接続する方法としては、ＷＢ（Ｈｉ＋・ｅｆｌｏｏｄ
ｉｎｇ）法やＲ Ｃ （ Ｆｌｉｐ ＣＩ＋ｉｐ）法
などがある．Ｗ Ｂ法は、Ａｕ＋ＡＺなとの細線を用い
て一方の回路基板の各電極を他方の回路基板の対応する
各電極に順次的に接続する方法である，ＦＣ法は、たと
えば半田金属を用いて少なくとも一方の回路基板の電極
上に突起した電極く以下、『突起電極』という》を形成
し、両回路基板１対向した状磨で突起電掻の半田倉属を
加熱溶融することによって電極間を接続する方法である
． 第７図に、半導体回路基板１を他の回路基板２に接続し
た平面図を示す．また第８図は、第７図の切断面線１−
■から両回路基板１，２をその厚み方向に亘って切断し
た断面図である．半導体回路基板１の電極７上には、予
め半田金属などから成る突起８が設けられて突起電極３
を形成する．接続される回路基板２には、対応する位置
に親半田金属層などが被覆された電極５が形成されてい
る． 両回路基板１．２は、接続されるべき電極３．５が相互
に対向するように位置かわせされた後、加熱炉などの加
熱手段によって突起電１ｔ３の半田金属が溶融され、そ
の溶融金属の一部が対応する電１５にけ着した状態で冷
却され、回路基板２に対して半導体回路基板１が電気的
に接続され、がっ、固定される． このような接続方法は、接続すべき電極数に比例して結
線時間も増大してしまう前記ＷＢ法と比較して、接続す
べき＠掻数が増加しても接続時間が変わらないという特
長を有する． 発明が解決しようとする課題 しかし上記接続方法では、電極の大きさが小さくなり、
かつ、電極間の距離が接近すると、接続すべき電極同士
の位置片わせを行うために従来よりも高精度の位置会わ
せ装置が必要となる．したがって装置コストは増大し、
回路基板の接続に要する製造コストも増大してしまうと
いう問題点がある． 本発明の目的は，上記問題点を解決して、高精度の位置
きわせ装置を特に用いることなく、微小かつ微細な電極
の接続を可能とし、生産コストの低減および生産性の向
上を図ることである。
課題を解決するための手段
本発明は、複数の電極が形成され、その少なくとも１つ
の特定電極は残余の電極よりも大きく形成された第１回
路基板と、第１回路基板の電極と対応する位置に対応し
た大きさで電極が形成され、その電極上には比較的低融
点の金属から成る突起が設けられた第２回路基板とを準
備し、上記両回路基板を対向して加熱し、第２回路基板
の前記突起を溶融し、その溶融金属の一部を対応する第
１回路基板の電極に付着し、溶融金属の表面張力に基づ
いて両回路基板の相互に対応する電極が対向するように
少なくともいずれか一方の回路基板を変位させるように
したことを特徴とする回路基板の接続方法である． ｆヤ用 本允明に従う回路基板の接続方法においては、先ず、複
数の電極を有し、特定電極が残余の電極よりも大きく形
成された第１回路基板と、．第１回路基板のｆ！極と対
応する位置に対応した大きさの＠陽を有し、その電極上
には比較的低融点の金属から成る突起を設けた第２回路
基板とを用意する．次に、両回路基板を対向させて、少
なくとも第１回路基板上の特定電極とこれに対応する第
２回路基板上の電極とが一部対向する位置きわせを行う
．この状態で両回路基板を加熱することによって、第２
回路基板の電極上の突起は溶融し、その溶融金属の一部
は対応する第１回路基板の電極に付着する， Ｓ融金属を介して電極間が接続されている場合、対応す
る電Ｉ［Ｉ同士が正対向したときに溶融金属の表面積は
最小となる．したがって両回路基板の電極間に溶融金属
が介在すると、その溶融金属の表面張力に基づいて両回
路基板の対応する電極同士が正対向する方向に少なくと
もいずれか一方の回路基板を変位させる力が作用．する
．このような溶融金属層の作用は『自己整会作用」また
は「七ルファライメントｆＦ用」と呼ばれる． また、上記自己整か作用によって、両回ｎ基数の少なく
とも特定ｔ陽とこれに対応する電極とが次第に正対向す
るにつれて、残余の電極に対しても対応する電極上の溶
融金属かけ着する．これによって両回路基板の相互に対
応する電極間に介在する溶融奎属の表面張力に基づいて
、両回路基板の電極の位置きわせが行われる相乗的な自
己整Ｎ作用が生じる． 上記の相乗的作用によって、対応する電極を相互に対向
させる位置会わせが終了した後に、ｔｉ問に介在する溶
融金属を冷却して、両回路基板の！極の接続および固定
を行うことができる．実施例 第１図は、本発明に従って対応する電極同士が接続され
る半導体回路基板１１と回路基板１２との斜視図である
．また第２図は本発明に従って電極の接続が行われた両
回路基板１１．１２の平面図であり、第３図は第２図の
切断線面ト］から見た断面区である． 第１図および第２図を参照して、半導体回路基板ｌ１は
，シリコンあるいはガリウムヒ素などの基板上に拡散層
が形成され、これによー）て多数のトランジスタやダイ
オードなどが横成されている．半導体回路基板１１の一
方表面には、回路基板１２と接続される突起電％１３と
、突起電極１３の位置なわせを行うための位置きわせ用
突起１４とが形成されている． 回路基板１２の一方表面には、前記電％１３および位Ｒ
ｈわせ用突起１４に対応する位置に対応した大きさで、
電極１５および位置会わせ用金属層１６がそれぞれ形成
されている，電［１５は、回路基板１２を厚み方向に亘
って貫通して裏面の配線２３に接続されている． 図示はしないけれども、回路基［１２の電極１５，およ
び位置会わせ金属層１６表面には、親半田金属層などを
予め被覆して、半導体回路基板１１の突起電極１３およ
び位置かわせ用突起１４との接続時の親和性を向上して
おくことが好ましい．第３図を参照して、半導体回路基
板１１の最上層には電１１７が形成され、電％１７周囲
には、たとえばＳｉＮ，ＳｉＯ１、あるいはポリイミド
などからなる表面保護層２２が被覆されている．電極ｌ
７は、たとえばＡＩ−Ｓｉ．Ｎｉ、Ｔｉ、あるいはＷな
どから成る． さらに半導体回路基板１１の電極１７上には、中問金属
層２１を介して比較的低融点の金属、たとえば半田金属
などから成る突起２０ａが形成され、回路基板ｌ２の電
極１５と接続されている。
の特定電極は残余の電極よりも大きく形成された第１回
路基板と、第１回路基板の電極と対応する位置に対応し
た大きさで電極が形成され、その電極上には比較的低融
点の金属から成る突起が設けられた第２回路基板とを準
備し、上記両回路基板を対向して加熱し、第２回路基板
の前記突起を溶融し、その溶融金属の一部を対応する第
１回路基板の電極に付着し、溶融金属の表面張力に基づ
いて両回路基板の相互に対応する電極が対向するように
少なくともいずれか一方の回路基板を変位させるように
したことを特徴とする回路基板の接続方法である． ｆヤ用 本允明に従う回路基板の接続方法においては、先ず、複
数の電極を有し、特定電極が残余の電極よりも大きく形
成された第１回路基板と、．第１回路基板のｆ！極と対
応する位置に対応した大きさの＠陽を有し、その電極上
には比較的低融点の金属から成る突起を設けた第２回路
基板とを用意する．次に、両回路基板を対向させて、少
なくとも第１回路基板上の特定電極とこれに対応する第
２回路基板上の電極とが一部対向する位置きわせを行う
．この状態で両回路基板を加熱することによって、第２
回路基板の電極上の突起は溶融し、その溶融金属の一部
は対応する第１回路基板の電極に付着する， Ｓ融金属を介して電極間が接続されている場合、対応す
る電Ｉ［Ｉ同士が正対向したときに溶融金属の表面積は
最小となる．したがって両回路基板の電極間に溶融金属
が介在すると、その溶融金属の表面張力に基づいて両回
路基板の対応する電極同士が正対向する方向に少なくと
もいずれか一方の回路基板を変位させる力が作用．する
．このような溶融金属層の作用は『自己整会作用」また
は「七ルファライメントｆＦ用」と呼ばれる． また、上記自己整か作用によって、両回ｎ基数の少なく
とも特定ｔ陽とこれに対応する電極とが次第に正対向す
るにつれて、残余の電極に対しても対応する電極上の溶
融金属かけ着する．これによって両回路基板の相互に対
応する電極間に介在する溶融奎属の表面張力に基づいて
、両回路基板の電極の位置きわせが行われる相乗的な自
己整Ｎ作用が生じる． 上記の相乗的作用によって、対応する電極を相互に対向
させる位置会わせが終了した後に、ｔｉ問に介在する溶
融金属を冷却して、両回路基板の！極の接続および固定
を行うことができる．実施例 第１図は、本発明に従って対応する電極同士が接続され
る半導体回路基板１１と回路基板１２との斜視図である
．また第２図は本発明に従って電極の接続が行われた両
回路基板１１．１２の平面図であり、第３図は第２図の
切断線面ト］から見た断面区である． 第１図および第２図を参照して、半導体回路基板ｌ１は
，シリコンあるいはガリウムヒ素などの基板上に拡散層
が形成され、これによー）て多数のトランジスタやダイ
オードなどが横成されている．半導体回路基板１１の一
方表面には、回路基板１２と接続される突起電％１３と
、突起電極１３の位置なわせを行うための位置きわせ用
突起１４とが形成されている． 回路基板１２の一方表面には、前記電％１３および位Ｒ
ｈわせ用突起１４に対応する位置に対応した大きさで、
電極１５および位置会わせ用金属層１６がそれぞれ形成
されている，電［１５は、回路基板１２を厚み方向に亘
って貫通して裏面の配線２３に接続されている． 図示はしないけれども、回路基［１２の電極１５，およ
び位置会わせ金属層１６表面には、親半田金属層などを
予め被覆して、半導体回路基板１１の突起電極１３およ
び位置かわせ用突起１４との接続時の親和性を向上して
おくことが好ましい．第３図を参照して、半導体回路基
板１１の最上層には電１１７が形成され、電％１７周囲
には、たとえばＳｉＮ，ＳｉＯ１、あるいはポリイミド
などからなる表面保護層２２が被覆されている．電極ｌ
７は、たとえばＡＩ−Ｓｉ．Ｎｉ、Ｔｉ、あるいはＷな
どから成る． さらに半導体回路基板１１の電極１７上には、中問金属
層２１を介して比較的低融点の金属、たとえば半田金属
などから成る突起２０ａが形成され、回路基板ｌ２の電
極１５と接続されている。
突起２０ａとしては、たとえばＰ ｂ − Ｓ ｒ＊系
、ＩｒＩ系、Ｉ ｒｉ − Ｐ ｂ系、Ｉｎ−Ｓｎ系の
半田金属を用いることができる． 中問金属層２１は、本実施例では電極１７側のバリアメ
タル層１８と突起２０ａ側の親半田金属層１９とから成
る．親半田金属層１９は、突起２Ｑ ａとの親和性を向
上するためのものであり、たとえばＣｕ．Ｎｉ，Ａｕ．
Ａｇ，Ｐｔなどの金属およびそれらの６金を用いること
ができる．バリアメタル層１８は、前記親半田金属層１
９上に設けられる突起２ ０ ａが拡散してＴｈ極１７
側へ浸透するのを防止するためのものであり、たとえば
Ｔｉ，Ｗ．Ｃｒなとの金属およびそれらのき金が使用で
きる。これら電極１７、中間金属層２１、および突起２
０ａを含んで突起電極１３が構成される． また半導体回路基板１１上には、電気的接続を目的とし
ない位置きわせ用の突起１４が形成されている。この位
置きわせ用突起１４によって、後述されるように、突起
電ｓ！１３の回路基板１２の電極１５に対する位置自わ
せが行われる．位置きわせ用突起１４は、バリアメタル
層１８と親半田金属層ｌ９とから成る中問金属層２１と
比較的低融点の金属、たとえば半田金属から成る突起２
０ｂとを含み、その構成は前記突起電極１３と同様であ
る． 上述した突起電極１３および位置会わせ用突起１４が形
成された半導体回路基板１１は、回路基板１２の対応す
る電極１５および位ＩＦ合わせ用金属層１６に対向した
状態で、加熱溶融の挟冷却されて接続されている． 第４図〜第６図を参照して、本発明の回路基板の接続方
法について以下説明する． 第４図は、半導体回路基板１１上に突起電極１３および
位置合わせ用突起１４を形成する工程を説明するための
断面図である．第４図（１）に示されるように、半導体
回路基板ｌｌ上には、予め電掻１７が形成されており、
電極ｌ７周囲は表面保護層２２によって被覆されている
．先ず、半導体回路基板１１の電ｗ１１７を含む表面上
に、突起電極を形成するための中問金属層２１を、スパ
ッタリング法やエレクトロンビーム法などの蒸着法また
はめっき法などによって形成する．この中問金属層２１
が形成されることによって、電極ｌ７上にこの中閏金属
層２１を介して突起２０が形成できる．中間金属層２１
の下層をバリアメタル層１８とすることによって、形成
される突起２０の電極１７ｌ！ｉ１への拡散および浸透
を防止できる．また中関金属層２１の上層を親半田金属
層１９とすることによって、半田金属などから成る突起
２０との親和性を向上できる．さらに中間金属層２１は
、半導体回路基板ｌｌ上の電１１７が形成されていない
表面上に、後述する位置きわせ用突起１４を形成するた
めの金属層としても用いられる．したがって中間金属７
１ ２ １は、「（上層１９＞／（下層１８）」と表記
したＨｈｈ、たとえばＮ ｉ ／ Ｃ ｒ ， Ｃ ｕ
／ Ｔ ｉなどの２層構造を有する金属層として形成
することができる．本実施例では、Ｃ ｕ ／ Ｔ ｉ
横遣の中間金属層２ｌを形成する． 次に、第４図《２》〜第４図《５》に示されるように、
突起電極１３および位置きわせ用突起１４を形成すべき
所定の頭域に、レジストパターン形成法を用いためっき
法やメタルマスクを用いた蒸着法などによって突起２０
ａ，２０ｂを形成する．本実施例では、特に、レジスｌ
・パターン形成法・を用いためつき法を例にとって以下
説明する。
、ＩｒＩ系、Ｉ ｒｉ − Ｐ ｂ系、Ｉｎ−Ｓｎ系の
半田金属を用いることができる． 中問金属層２１は、本実施例では電極１７側のバリアメ
タル層１８と突起２０ａ側の親半田金属層１９とから成
る．親半田金属層１９は、突起２Ｑ ａとの親和性を向
上するためのものであり、たとえばＣｕ．Ｎｉ，Ａｕ．
Ａｇ，Ｐｔなどの金属およびそれらの６金を用いること
ができる．バリアメタル層１８は、前記親半田金属層１
９上に設けられる突起２ ０ ａが拡散してＴｈ極１７
側へ浸透するのを防止するためのものであり、たとえば
Ｔｉ，Ｗ．Ｃｒなとの金属およびそれらのき金が使用で
きる。これら電極１７、中間金属層２１、および突起２
０ａを含んで突起電極１３が構成される． また半導体回路基板１１上には、電気的接続を目的とし
ない位置きわせ用の突起１４が形成されている。この位
置きわせ用突起１４によって、後述されるように、突起
電ｓ！１３の回路基板１２の電極１５に対する位置自わ
せが行われる．位置きわせ用突起１４は、バリアメタル
層１８と親半田金属層ｌ９とから成る中問金属層２１と
比較的低融点の金属、たとえば半田金属から成る突起２
０ｂとを含み、その構成は前記突起電極１３と同様であ
る． 上述した突起電極１３および位置会わせ用突起１４が形
成された半導体回路基板１１は、回路基板１２の対応す
る電極１５および位ＩＦ合わせ用金属層１６に対向した
状態で、加熱溶融の挟冷却されて接続されている． 第４図〜第６図を参照して、本発明の回路基板の接続方
法について以下説明する． 第４図は、半導体回路基板１１上に突起電極１３および
位置合わせ用突起１４を形成する工程を説明するための
断面図である．第４図（１）に示されるように、半導体
回路基板ｌｌ上には、予め電掻１７が形成されており、
電極ｌ７周囲は表面保護層２２によって被覆されている
．先ず、半導体回路基板１１の電ｗ１１７を含む表面上
に、突起電極を形成するための中問金属層２１を、スパ
ッタリング法やエレクトロンビーム法などの蒸着法また
はめっき法などによって形成する．この中問金属層２１
が形成されることによって、電極ｌ７上にこの中閏金属
層２１を介して突起２０が形成できる．中間金属層２１
の下層をバリアメタル層１８とすることによって、形成
される突起２０の電極１７ｌ！ｉ１への拡散および浸透
を防止できる．また中関金属層２１の上層を親半田金属
層１９とすることによって、半田金属などから成る突起
２０との親和性を向上できる．さらに中間金属層２１は
、半導体回路基板ｌｌ上の電１１７が形成されていない
表面上に、後述する位置きわせ用突起１４を形成するた
めの金属層としても用いられる．したがって中間金属７
１ ２ １は、「（上層１９＞／（下層１８）」と表記
したＨｈｈ、たとえばＮ ｉ ／ Ｃ ｒ ， Ｃ ｕ
／ Ｔ ｉなどの２層構造を有する金属層として形成
することができる．本実施例では、Ｃ ｕ ／ Ｔ ｉ
横遣の中間金属層２ｌを形成する． 次に、第４図《２》〜第４図《５》に示されるように、
突起電極１３および位置きわせ用突起１４を形成すべき
所定の頭域に、レジストパターン形成法を用いためっき
法やメタルマスクを用いた蒸着法などによって突起２０
ａ，２０ｂを形成する．本実施例では、特に、レジスｌ
・パターン形成法・を用いためつき法を例にとって以下
説明する。
第４図（２）に示されるように、中問金属層２１が形成
された半導体回路基板ｌｌ上に、フ才トレジス｝−Ｉ１
２ ４をスビンコートまたはロールコート、あるいは印
刷などの方法によって塗布する，次に、第４図（３》に
示されるように、フォトレジスト膜２４の電！ＩＩ１７
に対応した領域および位置会わせ用突起１４を形成する
順域以外を露光し、現像することによー）て所望の大き
さおよび形状を有する開口部２５ａ，２５ｂｆ＋バター
ニングを行う． 次に、第４図（４》に示されるように、前記バターニン
グによー）て形成された開口部２５εｔ，２５ｂを介し
て、たとえばＳ ｒＩ： Ｐ ｂ ＝ ６ ： ４のめ
っき液を用いて電気めっきを行い、Ｐ ｂ − Ｓ ｒ
＋系の半田金属から成る突起２０ａ，２０ｂを形成する
．その後、フォトレジスト襞２４を除去することによっ
て、第４ＵｊＵ（５）に示される形状の突起２０ａ，２
０ｂが半導体回路基数１１上に形成される． 第４図〈６》および第４１Ｊ（７）においては、上記方
法によって形成された突起２０ａ，２０ｂをマスクとし
て、突起電ｆｉｌ３および位Ｗｌ会わせ用突起１４を形
成する部分以外の中問金属層２１をエッチング除去する
．すなわち本実施例では、中問金属層２１としてＣｕ（
上層１９）／Ｔｉ（下層１８）を用い、突起２０ａ，２
０ｂとしてＰｂ − Ｓ ｒ＋系の半田金属を用いてい
るので、上層１９であるＣｕの腐ｊｔ液（エツナヤンド
）として過硫酸アンモニウム系エプチャンドを用い、下
層ｌ８であるＴｉの腐食液としてはＥＤＴＡ （エチレ
ンジアミン四酢酸》系エツチャントを用いて中間金属層
２１をエッチング除去する．これによー》て突起２０ａ
，２０ｂを除去することなく、中間金属層２１のみをエ
ッチングすることが可能となる．上述のようにして中間
金属層２１が除去されて第４区《７》に示される突起２
０ａ，２０ｂを有する半導体回路基板１１は、突起２０
ａ， ２Ｑｂを加熱することによって再溶融し、第４図
（８）に示される形状に整えられる．これによー》て突
起電極１３および位置きわせ用突起１４が、半導１本回
路基板１１上にそれぞれ形成される．ここで接続用突起
１４は、突起電極１３よりも大きく形成されることが必
要であり、たとえば半導体回路基板１１の基板面に平行
な切断面の形状を円形とした堝自には、位置＆わせ用突
起１４の直径ｄ２を、突起電極ｌ３の直径ｄｉの２倍程
度とすることが好ましい。このような条件を達成すべく
、第４図（３）に示されるフォトレジスト膜２４の開口
１２５ａ，２５Ｌ＋の大きさ、およびζの開口部２５ａ
，２５ｂを介して形成される突起２０ａ，２０ｂの量は
、適宜選択されなければならない． 第５図および第６［Ｊを参照して、上述のようにして突
起電掻１３および位置１わせ用突起ｌ４が形成された半
導体回路基板１１を、第３図示のように対応する電極１
５および位置会わせ用金属層１６が形成された回路基［
１２に接続する方法を以下説明する． 第５図は半導体回路基Ｗ．１１と回路基板１２の一部平
面図であり、第６図は第５図に対応した突起電極１３お
よび位置きわせ用突起１４を含む両回路基板１１．１２
の厚み方向の断面図である．特に第５図においては、第
１回路基板１１の突起電掻１３および位宜会わせ用突起
１４に斜線を施して明示する． 第５図《１》および第６図（１）に示されるように、半
導体回路基板１１および回路基板１２は、相互に対応す
る突起電［！１３と電隆１５および位置きわせ用突起１
４と位置かわせ用金属層１６が対向するように位置きわ
せ装置〈口承せず》によって位置合Ａ〕せされ、予め回
路基板１２上にスビンコートあるいはロールコートなど
によー）で塗布されたフラックス２７によー）て両回路
基板１１．１２が仮固定される。
された半導体回路基板ｌｌ上に、フ才トレジス｝−Ｉ１
２ ４をスビンコートまたはロールコート、あるいは印
刷などの方法によって塗布する，次に、第４図（３》に
示されるように、フォトレジスト膜２４の電！ＩＩ１７
に対応した領域および位置会わせ用突起１４を形成する
順域以外を露光し、現像することによー）て所望の大き
さおよび形状を有する開口部２５ａ，２５ｂｆ＋バター
ニングを行う． 次に、第４図（４》に示されるように、前記バターニン
グによー）て形成された開口部２５εｔ，２５ｂを介し
て、たとえばＳ ｒＩ： Ｐ ｂ ＝ ６ ： ４のめ
っき液を用いて電気めっきを行い、Ｐ ｂ − Ｓ ｒ
＋系の半田金属から成る突起２０ａ，２０ｂを形成する
．その後、フォトレジスト襞２４を除去することによっ
て、第４ＵｊＵ（５）に示される形状の突起２０ａ，２
０ｂが半導体回路基数１１上に形成される． 第４図〈６》および第４１Ｊ（７）においては、上記方
法によって形成された突起２０ａ，２０ｂをマスクとし
て、突起電ｆｉｌ３および位Ｗｌ会わせ用突起１４を形
成する部分以外の中問金属層２１をエッチング除去する
．すなわち本実施例では、中問金属層２１としてＣｕ（
上層１９）／Ｔｉ（下層１８）を用い、突起２０ａ，２
０ｂとしてＰｂ − Ｓ ｒ＋系の半田金属を用いてい
るので、上層１９であるＣｕの腐ｊｔ液（エツナヤンド
）として過硫酸アンモニウム系エプチャンドを用い、下
層ｌ８であるＴｉの腐食液としてはＥＤＴＡ （エチレ
ンジアミン四酢酸》系エツチャントを用いて中間金属層
２１をエッチング除去する．これによー》て突起２０ａ
，２０ｂを除去することなく、中間金属層２１のみをエ
ッチングすることが可能となる．上述のようにして中間
金属層２１が除去されて第４区《７》に示される突起２
０ａ，２０ｂを有する半導体回路基板１１は、突起２０
ａ， ２Ｑｂを加熱することによって再溶融し、第４図
（８）に示される形状に整えられる．これによー》て突
起電極１３および位置きわせ用突起１４が、半導１本回
路基板１１上にそれぞれ形成される．ここで接続用突起
１４は、突起電極１３よりも大きく形成されることが必
要であり、たとえば半導体回路基板１１の基板面に平行
な切断面の形状を円形とした堝自には、位置＆わせ用突
起１４の直径ｄ２を、突起電極ｌ３の直径ｄｉの２倍程
度とすることが好ましい。このような条件を達成すべく
、第４図（３）に示されるフォトレジスト膜２４の開口
１２５ａ，２５Ｌ＋の大きさ、およびζの開口部２５ａ
，２５ｂを介して形成される突起２０ａ，２０ｂの量は
、適宜選択されなければならない． 第５図および第６［Ｊを参照して、上述のようにして突
起電掻１３および位置１わせ用突起ｌ４が形成された半
導体回路基板１１を、第３図示のように対応する電極１
５および位置会わせ用金属層１６が形成された回路基［
１２に接続する方法を以下説明する． 第５図は半導体回路基Ｗ．１１と回路基板１２の一部平
面図であり、第６図は第５図に対応した突起電極１３お
よび位置きわせ用突起１４を含む両回路基板１１．１２
の厚み方向の断面図である．特に第５図においては、第
１回路基板１１の突起電掻１３および位宜会わせ用突起
１４に斜線を施して明示する． 第５図《１》および第６図（１）に示されるように、半
導体回路基板１１および回路基板１２は、相互に対応す
る突起電［！１３と電隆１５および位置きわせ用突起１
４と位置かわせ用金属層１６が対向するように位置きわ
せ装置〈口承せず》によって位置合Ａ〕せされ、予め回
路基板１２上にスビンコートあるいはロールコートなど
によー）で塗布されたフラックス２７によー）て両回路
基板１１．１２が仮固定される。
この位置きわせの際には、少なくとも位置きわせ用突起
１４と位置きわせ用金属層１６とが一部対向するように
位置合わせされることが必要である．本実施例では、半
導体回路基板１１の位置きわせ用突起ｌ４および位置会
わせ用金属層１６の大きさは１００μｍ程度である．し
たがって、両回路基板１１．１２の電極の位置合わせ精
度は、少なくとも１００μｍ以内であればよい．次に、
仮固定された状態の両回路基板１１．１２を加熱炉など
の加熱手段《図示せず》によって加熱する．この加熱に
よって突起電極１３および位１ｆｆｉ会わせ用突起１４
の突起２０ａ，２０ｂは溶融し、少なくとも前記仮固定
状態で対向した状態にある位置合わせ用突起１４の溶融
状態の突起２０ｂが、回路基板１２の位置きわせ用金属
層１６に付着する．中間金属層２１と金属層ｌ６との間
で溶融状態の突起２０ｂが付着して介在することによっ
て、この突起２０ｂの表面張力に基づいて回路基板１２
に対して半導体回路基板１ｌを矢往２６方向へ移動させ
る力が作用し、溶融状態の突起２０ｂの表面積を最小化
する．これによって前記仮固定状態では対向した状態に
なかった突起電［ｉ１３と電１１５とが一部対向し、突
起電ＩＩｌ１３の溶融状態の突起２０ａは電極１５に付
着し、第５図（２）および第６ｒ：ｉｉ（２）に示され
る状態となる。
１４と位置きわせ用金属層１６とが一部対向するように
位置合わせされることが必要である．本実施例では、半
導体回路基板１１の位置きわせ用突起ｌ４および位置会
わせ用金属層１６の大きさは１００μｍ程度である．し
たがって、両回路基板１１．１２の電極の位置合わせ精
度は、少なくとも１００μｍ以内であればよい．次に、
仮固定された状態の両回路基板１１．１２を加熱炉など
の加熱手段《図示せず》によって加熱する．この加熱に
よって突起電極１３および位１ｆｆｉ会わせ用突起１４
の突起２０ａ，２０ｂは溶融し、少なくとも前記仮固定
状態で対向した状態にある位置合わせ用突起１４の溶融
状態の突起２０ｂが、回路基板１２の位置きわせ用金属
層１６に付着する．中間金属層２１と金属層ｌ６との間
で溶融状態の突起２０ｂが付着して介在することによっ
て、この突起２０ｂの表面張力に基づいて回路基板１２
に対して半導体回路基板１ｌを矢往２６方向へ移動させ
る力が作用し、溶融状態の突起２０ｂの表面積を最小化
する．これによって前記仮固定状態では対向した状態に
なかった突起電［ｉ１３と電１１５とが一部対向し、突
起電ＩＩｌ１３の溶融状態の突起２０ａは電極１５に付
着し、第５図（２）および第６ｒ：ｉｉ（２）に示され
る状態となる。
第５ｌ２ｌ（２）および第６図（２）に示される状響で
ぼ、両回路基板１１．１２の電極１７．１５および位置
会わせ用突起１４および位置きわせ用ｉＩｌ！Ｉｌ層１
６は完全には正対向しておらず、したが一》で両回路基
板１１．１２間に介在する溶融状態の突起２０ａ，２０
ｂには、その表面積をさらに小さくしようとする表面張
力が働き、回路基板１２に対して半導体回路基板１１を
さらに矢符２６方向Ｉ＼移動させるように作用する． このようにして両回路基板１１．１２間に介在する溶融
金属状態の突起２０ａ，２０ｂの自己整６作用によって
、両回路基板１１．１２の接続されるべき電［ｉ１５．
１７はその正確な位置合わせが行われ、第５図（３）お
よび第６図（３）に示される状態とされる．位置きわせ
が終了すれば、両回路基板１１．１２を自然冷却し、必
要に応じてアセトンやフロン系の洗浄液を用いて仮固定
の際に用いたブラックスの洗浄を行う．これによって両
回路基板１１．１２の接続および固定が完了する． 以上説明した本実施例においては、突起電ｆＩ！ｔ３お
よび位置合わせ用突起１４の形状として円形のものを用
い、特に位置きわせ用突起１４は半導体回路基板１１上
に４ｌＩＩ配列し、半田金属層から成る突起２０ａ，２
０ｂを半導体回路基板１１にのみ形成した堝きについて
説明した．しかし、位Ｘ会わせ用突起１４の形状やその
個数は、両回路基板の位置きわせが、介在される比較的
低融点の金属の表面張力に基づいて行われるものであれ
ばそれらに限定される必要はない． また、溶融金属による前記自己１１会作用によって、両
回路基板の電極相互の位ｉｌＬ合わせが達成できる程度
であれば、両回路基板１１．１２に突起２０ａ，２０ｂ
およびそれに対応して低融点の金属から成る突起を形成
するようにすることも可能である． さらに、電気的接続を行う突起電掻１３の何個かを大き
く形成することによって、位置合わせ用突起−１４を兼
用させるように横成することも可能である．これによー
）て電気的接続を目的としない位置合わせ用突起１４を
別涸に設ける必要がなくなる． 発明の効果 以上のように本兜明によれば、第１回路基板上の残余の
電極よりも大きく形成された特定電極に、対応する第２
回路基板め電極上の溶融金属の一部がけ着することによ
って、この溶融金属の表面張力に基づいて両回路基板の
特定電極を含む電極相互の位Ｗｔ音わせが行われる．こ
れによって両回路基板の接続は、少なくとも第１回路基
板の前記特定電極とこれに対応する第２回路基板の電極
とが対向するような従来の位置自わせだけで済む。した
がって両回路基板を高精度に位置かわせする装置が不用
となり、装置コストの低減ひいては生産コスｌ・の低減
を図ることができる．また微小かつ微細な電極に対して
も従来の位置かわせ装置によ一）で高精度の接続が可能
となり、生産性を向上することができる．
ぼ、両回路基板１１．１２の電極１７．１５および位置
会わせ用突起１４および位置きわせ用ｉＩｌ！Ｉｌ層１
６は完全には正対向しておらず、したが一》で両回路基
板１１．１２間に介在する溶融状態の突起２０ａ，２０
ｂには、その表面積をさらに小さくしようとする表面張
力が働き、回路基板１２に対して半導体回路基板１１を
さらに矢符２６方向Ｉ＼移動させるように作用する． このようにして両回路基板１１．１２間に介在する溶融
金属状態の突起２０ａ，２０ｂの自己整６作用によって
、両回路基板１１．１２の接続されるべき電［ｉ１５．
１７はその正確な位置合わせが行われ、第５図（３）お
よび第６図（３）に示される状態とされる．位置きわせ
が終了すれば、両回路基板１１．１２を自然冷却し、必
要に応じてアセトンやフロン系の洗浄液を用いて仮固定
の際に用いたブラックスの洗浄を行う．これによって両
回路基板１１．１２の接続および固定が完了する． 以上説明した本実施例においては、突起電ｆＩ！ｔ３お
よび位置合わせ用突起１４の形状として円形のものを用
い、特に位置きわせ用突起１４は半導体回路基板１１上
に４ｌＩＩ配列し、半田金属層から成る突起２０ａ，２
０ｂを半導体回路基板１１にのみ形成した堝きについて
説明した．しかし、位Ｘ会わせ用突起１４の形状やその
個数は、両回路基板の位置きわせが、介在される比較的
低融点の金属の表面張力に基づいて行われるものであれ
ばそれらに限定される必要はない． また、溶融金属による前記自己１１会作用によって、両
回路基板の電極相互の位ｉｌＬ合わせが達成できる程度
であれば、両回路基板１１．１２に突起２０ａ，２０ｂ
およびそれに対応して低融点の金属から成る突起を形成
するようにすることも可能である． さらに、電気的接続を行う突起電掻１３の何個かを大き
く形成することによって、位置合わせ用突起−１４を兼
用させるように横成することも可能である．これによー
）て電気的接続を目的としない位置合わせ用突起１４を
別涸に設ける必要がなくなる． 発明の効果 以上のように本兜明によれば、第１回路基板上の残余の
電極よりも大きく形成された特定電極に、対応する第２
回路基板め電極上の溶融金属の一部がけ着することによ
って、この溶融金属の表面張力に基づいて両回路基板の
特定電極を含む電極相互の位Ｗｔ音わせが行われる．こ
れによって両回路基板の接続は、少なくとも第１回路基
板の前記特定電極とこれに対応する第２回路基板の電極
とが対向するような従来の位置自わせだけで済む。した
がって両回路基板を高精度に位置かわせする装置が不用
となり、装置コストの低減ひいては生産コスｌ・の低減
を図ることができる．また微小かつ微細な電極に対して
も従来の位置かわせ装置によ一）で高精度の接続が可能
となり、生産性を向上することができる．
第１図は本発明に従って接続される半導体回路基板１１
と回路基板１２の斜視図、第２図は接続された両回路基
板１１．１２の平面図、第３Ｕ！Ｕは第２１１Ａの切断
面線ト１から見た断面図、第４区は突起電極１３および
位置きわせ用突起１４の形成方法を説明する断面図、第
５図は両回路基板１１，ｌ２の接続を説明する平面図、
第６図は両回路基板１１．１２の接続を説明する断面口
、第７図は従来例を示す平面図、第８図は従来例を示す
断面図である。 １．１１・・・半導体回路基板、２，１２・・・回路基
板、３，１３・・・突起電極、５，７，１５．１７・・
・電極、８ ， ２ ０ ａ ， ２ ０ ｂ ・・・
突起、１ ４ ・・・位置きわせ用突起、１６・・・位
置自わせ用金属層代理人 弁理士 西教 圭一郎 第 ２ 図′ 第 １！！１ 鋤３図 第 図 箪 図 今） Ｘ 弟 図 第 図 ２０ａ ２０ｂ
と回路基板１２の斜視図、第２図は接続された両回路基
板１１．１２の平面図、第３Ｕ！Ｕは第２１１Ａの切断
面線ト１から見た断面図、第４区は突起電極１３および
位置きわせ用突起１４の形成方法を説明する断面図、第
５図は両回路基板１１，ｌ２の接続を説明する平面図、
第６図は両回路基板１１．１２の接続を説明する断面口
、第７図は従来例を示す平面図、第８図は従来例を示す
断面図である。 １．１１・・・半導体回路基板、２，１２・・・回路基
板、３，１３・・・突起電極、５，７，１５．１７・・
・電極、８ ， ２ ０ ａ ， ２ ０ ｂ ・・・
突起、１ ４ ・・・位置きわせ用突起、１６・・・位
置自わせ用金属層代理人 弁理士 西教 圭一郎 第 ２ 図′ 第 １！！１ 鋤３図 第 図 箪 図 今） Ｘ 弟 図 第 図 ２０ａ ２０ｂ
Claims (1)
- 【特許請求の範囲】 複数の電極が形成され、その少なくとも１つの特定電
極は残余の電極よりも大きく形成された第１回路基板と
、第１回路基板の電極と対応する位置に対応した大きさ
で電極が形成され、その電極上には比較的低融点の金属
から成る突起が設けられた第２回路基板とを準備し、 上記両回路基板を対向して加熱し、第２回路基板の前記
突起を溶融し、その溶融金属の一部を対応する第１回路
基板の電極に付着し、溶融金属の表面張力に基づいて両
回路基板の相互に対応する電極が対向するように少なく
ともいずれか一方の回路基板を変位させるようにしたこ
とを特徴とする回路基板の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057587A JPH02235388A (ja) | 1989-03-08 | 1989-03-08 | 回路基板の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057587A JPH02235388A (ja) | 1989-03-08 | 1989-03-08 | 回路基板の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235388A true JPH02235388A (ja) | 1990-09-18 |
Family
ID=13059978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057587A Pending JPH02235388A (ja) | 1989-03-08 | 1989-03-08 | 回路基板の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235388A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381307A (en) * | 1992-06-19 | 1995-01-10 | Motorola, Inc. | Self-aligning electrical contact array |
| JP2004335844A (ja) * | 2003-05-09 | 2004-11-25 | Nec Corp | 回路基板装置およびその製造方法 |
| JP2005317943A (ja) * | 2004-03-29 | 2005-11-10 | Sumitomo Bakelite Co Ltd | プリント回路基板およびその製造方法 |
-
1989
- 1989-03-08 JP JP1057587A patent/JPH02235388A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381307A (en) * | 1992-06-19 | 1995-01-10 | Motorola, Inc. | Self-aligning electrical contact array |
| JP2004335844A (ja) * | 2003-05-09 | 2004-11-25 | Nec Corp | 回路基板装置およびその製造方法 |
| JP2005317943A (ja) * | 2004-03-29 | 2005-11-10 | Sumitomo Bakelite Co Ltd | プリント回路基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6759319B2 (en) | Residue-free solder bumping process | |
| JPH0364925A (ja) | 集積回路チツプ実装構造及びその形成方法 | |
| JPH02235388A (ja) | 回路基板の接続方法 | |
| EP0645807B1 (en) | Semiconductor device | |
| US5403466A (en) | Silver plating process for lead frames | |
| KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
| JP3349656B2 (ja) | バンプおよびその製造方法 | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| US5396702A (en) | Method for forming solder bumps on a substrate using an electrodeposition technique | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| JPH0722425A (ja) | 半導体装置の製造方法 | |
| JP2666393B2 (ja) | 半導体装置 | |
| KR19990044106A (ko) | 필름 캐리어용 도체 패턴 전사 방법과 이 방법에 사용되는 마스크 및 필름 캐리어 | |
| TW200809994A (en) | Wafer level semiconductor chip packages and methods of making the same | |
| KR100417126B1 (ko) | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| KR950009887B1 (ko) | 반도체 소자의 범프 제조방법 | |
| US6383930B1 (en) | Method to eliminate copper CMP residue of an alignment mark for damascene processes | |
| JPH0350733A (ja) | 半導体装置の製造方法 | |
| JPH06224199A (ja) | バンプ形成方法 | |
| JPH04250628A (ja) | 半導体装置の製造方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPH06333929A (ja) | 半導体装置及びその製造方法 |