JPH02235162A - 半導体記憶装置のバックアップ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 半導体記憶部と、電源切断時のデータの保存を行うバッ
クアップ・メモリと、前記半導体記憶部へのアクセスの
制御、当該記憶部から読み出されたデータの誤りの検出
、訂正及び当該検出結果の通知を行うメモリ・アクセス
制御部とを有する半導体記憶装置のバックアップ処理装
置に関し、不良交代用の余分なメモリ構成を必要とせず
、２ビット以上のハードエラーによって生じるデータの
消失を防止した信頼性ある半導体記憶装置のバックアッ
プ処理装置を提供することを目的とし、 前記アクセス制御部から通知された誤り検出位置に対し
て上位装置から書込み命令があった場合には前記メモリ
へも書込みの指令を行い、当該検出位置に対して読出し
命令があった場合には当該検出結果に基づいて前記メモ
リ又は前記記憶部に読出しの指令を行う処理制御部を有
する構成である。

〔産業上の利用分野〕

本発明は半導体記憶装置のバックアップ処理装置に係り
、特に半導体記憶部と、電源切断時のデータの保存を行
うバックアップ・メモリとデータをバックアップ・メモ
リへ退ひするまでの間、当装置に対し、電源を供給する
電源バックアップ装置と、前記半導体記憶部へのアクセ
スの制御、当該記憶部から読み出されたデータの誤りの
検出、訂正及び当該検出結果の通知を行うメモリ・アク
セス制御部とを有する半導体記憶装置のバックアップ処
理装置に関する。

ここで、「半導体記憶装置」とは半導体素子（ＤＲＡＭ
等）により構成されるものであるが、上位装置から見た
場合に、恰も磁気ディスク装置のようにランダム・アク
セス動作（直接アクセス動作）を行うものである。

当該半導体記憶装置は磁気ディスク装置等のように機械
的な動作部分をもたないため、磁気ディスク装置よりも
高速にアクセスを行うことができるという特徴を有する
一方、磁気ディスク装置にデータを保存する場合に比較
してハードエラーの発生する率は高く、また電源切断に
よるデータの消失を防止するためのバックアップ処理が
必須である。

〔従来の技術〕

従来、半導体記憶装置においては、上位装置からデータ
の読出しの命令があった場合には、半導体記憶部に読出
しの指示を行い、読み出されたデータに１ビットのハー
ドエラー（故障）が発生した場合には、当該エラ一部分
をＥＣＣ等で訂正したデータを上位装置に転送させる。

同時に、エラーの発生した半導体記憶部について、直ち
に該当する記憶領域部分の保守交換を行うか、若くは予
め容易された不良交代用の記憶領域に切り換えてハード
発生後のデータ補償を行うようにしていた。

（発明が解決しようとする課題） ところで、従来の技術では記憶部の交換の為に業務を一
時中断したり、不良交代用に高価なメモリを冗長的な構
成にする必要があった。

更に、ハードエラーが連続して発生し、２とットエラ一
等、修正不可能な場合には、データの消失につながると
いう問題点を有していた。

そこで、本発明は不良交代用の余分なメモリ構成を必要
とせず、２ビット以上のハードエラーによって生じるデ
ータの消失を防止した半導体記憶装置を提供することを
目的としてなされたものである。

（課題を解決するための手段） 以上の技術的課題を解決するため、本発明は第１図に示
すように、半導体記憶部４と、電源切断時のデータの保
存を行うバックアップ・メモリ３と、前記半導体記憶部
４へのアクセスの制御、当該記憶部４から読み出された
データの誤りの検出、訂正及び当該検出結果の通知を行
うメモリ・アクセス制御部２とを有する半導体記憶装置
において、前記アクセス制御部２から通知された誤り検
出位置に対して上位装置から書込み命令があった場合に
は前記メモリ３へも書込みの指令を行い、当該検出位置
に対して読出し命令があった場合には当該検出結果に基
づいて前記メモリ３又は前記記憶部４に読出しの指令を
行う処理制御部１を有するものである。

（作用） 上位装置から前記処理制御部１に対して前記半導体記憶
部４へのデータの読出しの命令があった場合には、当該
処理制御部１は前記アクセス制御部２に対して読出しの
指令を行う。

前記アクセス制御部２は当該読出しの指令を受けると、
読み出したデータに誤り（エラー）があるか否かを判断
し、誤りが全くない場合には読み出したデータをそのま
ま前記処理制御部１へ転送する。

一方、読出しを行うデータの所定単位（例えばブロック
単位）に訂正可能な誤り（例えば１ビットエラー）を検
出した場合には、当該アクセス制御部２は前記処理制御
部１に対して、当該誤りがあった旨を通知するとともに
、当該誤りを訂正してデータを前記処理制御部１に送出
する。

他方、前記所定単位に訂正不能なエラーが検出された（
例えば２ビットエラー）ことが前記メモリ・アクセス部
２から通知され、当該単位に対する読出しの命令があっ
た場合には、当該処理制御部１は前記半導体記憶部４の
代わりに前記バックアップ・メモリ制御部３から該当位
置のデータを前記バックアップ・メモリ３から読み出し
て送出することになる。

さらに、上位装置からデータの書込みの指令が前記処理
制御部１に対してあった場合には、当該処理制御部１は
前記アクセス制御部２から通知された前記検出結果を参
照し、前記半導体記憶部４の誤りが検出された前記検出
位置に対するアクセスではない場合には、前記半導体記
憶部４に対してのみデータの書込みの指示を行い、誤り
が検出された検出位置に対する書込み指令があった場合
には、当該半導体記憶部４のみならず、前記バックアッ
プ・メモリ３に対しても書込みの指令が行われることに
なる。

尚、以上は処理制御部１及びメモリ・アクセス制御部２
が各々１個の場合、すなわち１つの上位装置と接続され
ている場合を述べたが、当該場合に限定される訳ではな
い。

〔実施例〕

次に、本発明の実施例について説明する。

第２図は本発明の実施例に係る半導体記憶装置を示すも
のである。

本実施例に係る半導体記憶装置７は第２図に示すように
、２個の各上位装置との入出力制御を行うＩ／Ｏ制御装
置６１．６２と各々接続されている。

当該半導体記憶装置７には、ＤＲＡＭ等の半導体素子か
らなる半導体記憶部４０と、主としてシステム電源切断
時のデータの保存を行うため、電源投入時または切断時
に半導体記憶部４０に各々データを書込みまたは読出し
のために用いる不揮発性のバックアップ・メモリ３０と
、上位装置からのアクセス命令の処理、メモリ・アクセ
ス制御部２１．２２から通知された検出結果の保持を行
うとともに、当該検出結果に係る誤り検出位置に対して
データの書込み命令があった場合には前記バックアップ
・メモリ３０へも同時にデータの書込みの指令等を行う
処理制御部１１．１２と、前記半導体記憶部４０へのア
クセスの制御、当該記憶部４０から読み出されたデータ
の誤りの検出、訂正及び当該検出結果の通知を行うメモ
リ・アクセス制御部２１．２２とを有するとともに、複
数のメモリ・アクセス制御部２１．２２が前記半導体記
憶部４０をアクセスする際に、優先判断及びメモリ空間
の使用状況の管理を行うアービトレーション部に相当す
るメモリ・アクセス管理部６とを有するものである。

第３図に以上説明した本実施例に係る半導体記憶装置の
特徴部分をより詳細に説明する。

同図に示すように、本実施例に係る半導体記憶装置７の
うち、処理制御部１１はチャネル・インタフェース及び
前記Ｉ／Ｏ制御装置６１．６２を介して上位装置との間
のデータの転送の制御を行うデータ転送部１１ａと、上
位装置から転送されたアクセス内容の解析処理を行うコ
マンド処理部１ｌｂと、前記アクセス制御部２１．２２
により読み出されたデータの誤りが検出された場合に、
当該誤りの発生した前記半導体記憶部４０のアドレスを
登録するエラーリストテーブルｌｌｃとを有する。

当該エラーリストテーブルｌｌｃへの登録は磁気ディス
ク装置における不良交代割付けに相当する。

また、当該メモリ・アクセス制御部２１は同図に示すよ
うに、前記バックアップ・ディスク制御部３ｌ、前記半
導体記憶部４０及び前記処理制御部ｌ１間のデータの転
送の制御並びに当該記憶部４０から読み出された所定単
位のデータに１ビットの誤りが検出された場合に当該エ
ラーの訂正をＥＣＣ等を用いて行うデータ転送・訂正部
２１ａと、前記処理制御部１１からのアクセス指令の制
御を行うアクセス制御部２ｌｂと、前記半導体記憶部４
０から読み出されたデータに誤りがあるか否かの検出を
行うエラー検出部２１ｃとを有する。

さらに、前記バックアップ・ディスク制御部３１にはデ
ータを一時保持する一時記憶バッファ３１ａ及びデータ
の転送の制御を行うデータ転送部３ｌｂを有する。

当該一時記憶バッファ３１ａは処理制御部１１のデータ
の転送能力が前記ディスク３２の動作能力よりも優れて
いる為であり、当該差分な吸収する目的のために設けら
れたものである。

次に、本実施例に係る半導体記憶装置の動作について説
明する。

前記上位装置からＩ／Ｏ制御装置６１を介して前記半導
体記憶部４０の“Ａ　１１番地にあるデータの読出しの
命令を前記処理制御部１１の前記データ転送部１１ａが
受け取ると、第４図に示すように、ステップＳＲＩで当
該処理制御部１１の前記コマンド処理部１ｌｂは当該コ
マンドの内容を解析し、メモリ・アクセス制御部２ｌの
アクセス制御部２ｌｂに対し指令を発行する。

当該指令を受けた当該アクセス制御部２ｌｂはステップ
ＳＲ２で直ちに前記半導体記憶部４０に対して読出し動
作を開始し、“Ａ”゜番地のデータが読み出されること
になる。

その際、当該メモリ・アクセス部２１の前記エラー検出
部２１ｃにより、読み出されたデータに関して誤りがあ
るか否かを判断し、誤りがないと判断された場合には、
ステップＳＲ４に進み、前記データ転送・訂正部２１ａ
は前記半導体記憶部４０から読み出されたデータを前記
処理制御部１１のデータ転送部１１ａに送出し、当該デ
ータ転送部１１ａを介して当該データを当該外部記憶装
置以外の部分へ送出することになる。

一方、ステップＳＲ３でエラー検出部２１ｃが読み出さ
れたデータに誤りを検出した場合には、ステップＳＲ５
に進み、当該誤りは１ビットのエラーか２ビットのエラ
ーかを判断し、１ビットのエラーである場合には、ステ
ップＳＲ６に進み、前記データ転送・訂正部２１ａは当
該訂正符号回路（ＥＣＣ）により当該エラーを訂正して
、前記処理制御部１１に送出するとともに、ステップＳ
Ｒ７で当該エラー検出部２１ｃは前記処理制御部１１の
エラーリストテーブルｌｌｃに対して、エラーが検出さ
れた前記半導体記憶部４０のアドレスを通知する。

一方、ステップＳＲ５で誤りが２ビットのエラーである
と判断された場合には、当該誤りの訂正は不可能であり
、ステップＳＲ８で前記処理制御部１１は前記バックア
ップ・ディスク制御部３１に対して指令を送り、バック
アップ・ディスク３２に格納されたデータを読み出し、
前記データ転送部１１ａを介して外部に送出することに
なる。

ここで、１ビットの誤りが検出された場合には前記半導
体記憶部４０からデータを読み出して訂正して送出し、
前記バックアップ・ディスク３２から読み出さないのは
、その方が速く処理ができるからである。

尚、半導体記憶部４０の１ビットハードエラーはアクセ
ス時のチェック以外に一定期間毎にパトロールによって
、前記メモリ・アクセス制御部２１等によって独立に行
われることになる。

前記エラーリストテーブルｌｌｃは一般のＲＡＭの場合
、バッテリ等のバックアップ機能を持たせるか、あるい
はＮ　Ｖ　Ｒ　Ａ　Ｍ　（　ｎｏｎｖｏｌａｔｉ　ｌｅ
ＲＡＭ　．不揮発性ＲＡＭ）によって構成される。

当該エラーリストテーブルｌｌｃの作成方法としてはエ
ラーのあったアドレスだけを保持するか、すべてのアド
レス（トラック単位等）を持ち、エラーのあった部分に
対してのみフラグを立てて区別しても良い。

次に、半導体記憶部４０のトラックＡＣ’“Ａ　１１番
地）が１ビットのハートエラーの状態にある場合に、当
該トラックＡに対して前記上位装置から前記Ｉ／Ｏ制御
部６１を介してデータの書込みの命令があった場合につ
いて第５図に示した流れ図に基づいて説明する。

ステップＳＷＩで、前記上位装置から前記処理制御部１
１の前記コマンド処理部１ｌｂに対して書込みの指令が
あった場合には、当該処理部１ｌｂは当該処理制御部１
１内にある前記エラーリストテーブルｌｌｃの内容を参
照する。

ステップＳＷ２で、前記上位装置からの命令が故障部分
に関係のない箇所に対する書込み指令の場合には、ステ
ップＳＷ３に進み、前記メモリ・アクセス制御部２１の
前記アクセス制御部２ｌｂに対して指令を送り、前記半
導体記憶部４０に対してのみデータの書込みを行うこと
になる。

一方、ステップＳＷ２で前記上位装置からの書込み命令
が前記エラーリストテーブルＩＩＣに登録されたエラー
発生箇所のアドレスを示している場合にはステップＳＷ
４に進み、前記処理制御部１１は前記メモリ・アクセス
制御部２ｌだけでなく前記バックアップ・ディスク制御
部３１に対しても書込みまたは更新の指令を行う。

更新の指令を受けた前記バックアップ・ディスク制御部
３１は前記データ転送制御部３ｌｂで当該指令を処理し
て、前記バックアップ・ディスク３２へのデータの書込
み動作を起動する。

データは一旦前記一時記憶バッファ３１ａに保持され、
前記ディスク３２に対して、更新または書込みが行われ
ることになる。

当該ディスク３２内のアトレスと前記半導体記憶部４０
のアドレスの対応は前記処理制御部１１．１２において
、両者のアドレスを生成するか、前記バックアップ・デ
ィスク制御部３１において受けとった値から前記ディス
ク３２内のアドレスを変換生成しても良く、その方法は
多々考えられる。

書込み動作の終了は前記ディスク３２へのライト動作が
終了した時点とし、前記バックアップ・ディスク制御部
３１から前記処理制御部１１に対して動作終了の報告を
行い、それによワて当該処理制御部１１は前記上位装置
に対して書込み動作終了の報告を行うことになる。

以上説明したように、本実施例では１ビット・ハード・
エラーが発生した状態において、読出しの場合であれば
、前記半導体記憶部４０からデータを読み出す一方、書
込み時には半導体記憶部４０の領域と前記バックアップ
・ディスク３２の両者に対してデータの書込みが行われ
ることになるので、１ビットハードエラーが連続して（
２ビットエラー）発生した場合においてもデータの消失
を防止することができることになる。

また、当該バックアップ・メモリは電源投入時または電
源切断時において前記半導体記憶部に保持されているデ
ータが電源の切断時において消失しないように保存する
ためのものであって、電源投入または切断時にのみ使用
されるものであるため、システム運転時に誤りが発生し
た場合に、当該データを保持させるについては何ら支障
なく、却って当該メモリを有効に使用することになる。

当該バックアップが・メモリの存在により、１ビットハ
ードエラーの発生後も業務を継続することができ、半導
体記憶部の故障領域の交換に伴なう業務中所や高価なメ
モリを不良交代用として冗長構成する必要がなくなるこ
とになる。

（発明の効果） 以上説明したように、本発明では誤りが検出された位置
に対する書込みの命令が上位装置からあった場合には、
前記半導体記憶部に対してだけでなく、バックアップ・
メモリに対しても書込みの指令を行うようにしている。

したがって、例えば訂正可能な誤りが連続して発生する
ことにより訂正不能となった場合であっても、当該デー
タが保存されているためデータの消失を防止できること
になる。

また、当該バックアップ・メモリの存在により、誤りが
検出された場合でも業務を継続することができ、半導体
記憶部の故障領域の交換に伴なう業務中断や高価なメモ
リを不良交代用として新たに冗長構成する必要がなくな
り、信頼性及び作業性が良く、また経済的な半導体記憶
装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は実施例に係
る半導体記憶装置を示すブロック図、第３図は実施例に
係る半導体記憶装置の特徴部分の詳細ブロック図、第４
図は実施例に係る読み出し時の処理流れ図、第５図は実
施例に係る書込み時の処理流れ図である。 １，１１．１２・・・処理制御部 ２，２１．２２・・・メモリ・アクセス制御部３．３０
・・・バックアップ・メモリ ４，４０・・・半導体記憶部

Claims (1)

1. 【特許請求の範囲】 半導体記憶部（４）と、電源切断時のデータの保存を行
   うバックアップ・メモリ（３）と、前記半導体記憶部（
   ４）へのアクセスの制御、当該記憶部（４）から読み出
   されたデータの誤りの検出、訂正及び当該検出結果の通
   知を行うメモリ・アクセス制御部（２）とを有する半導
   体記憶装置において、 前記アクセス制御部（２）から通知された誤り検出位置
   に対して上位装置から書込み命令があった場合には前記
   メモリ（３）へも書込みの指令を行い、当該検出位置に
   対して読出し命令があった場合には当該検出結果に基づ
   いて前記メモリ（３）又は前記記憶部（４）に読出しの
   指令を行う処理制御部（１）を有することを特徴とする
   半導体記憶装置のバックアップ処理装置。