JP2004021811A - 不揮発メモリを使用したディスク制御装置 - Google Patents
不揮発メモリを使用したディスク制御装置 Download PDFInfo
- Publication number
- JP2004021811A JP2004021811A JP2002178537A JP2002178537A JP2004021811A JP 2004021811 A JP2004021811 A JP 2004021811A JP 2002178537 A JP2002178537 A JP 2002178537A JP 2002178537 A JP2002178537 A JP 2002178537A JP 2004021811 A JP2004021811 A JP 2004021811A
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- data
- unit
- disk
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】不揮発メモリ部を、実データ格納デバイス、予備用の格納デバイス、パリティ冗長データ用デバイスの三種のメモリモジュールからなるようにし、並列に実装して構成する。そして、それぞれのデバイスに、最小ブロック単位ごとにデータを保持させ、ブロック毎の予備情報として、更新情報、保護コードを設け、不揮発メモリデバイスの障害や不良を監視する。不揮発メモリ部は、メモリデバイスの分割されたブロックごとに、リードプロテクト、ライトプロテクトを可能にし、不良ブロックを発見する診断リライト機能を持たせる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、不揮発メモリを使用したディスク制御装置に係り、特に、不揮発メモリの特性を生かして、並列に実装して交換容易なものにし、他のメモリ、ディスクの代替として機能を発揮させる不揮発メモリを使用したディスク制御装置に関する。
【0002】
【従来の技術】
一般に、コンピュータなどの情報処理システムの記憶デバイスは、アクセス速度と容量あたりのコストが反比例するピラミッド構造をなしている。代表的なものをあげると、主記憶装置に用いられるCPUからのアクセス速度が速いが容量コスト比の不利な半導体メモリと、補助記憶装置として用いられるこの逆の特性をもつHDD(磁気ディスク装置)、MT(磁気テープ装置)などである。
【0003】
主記憶装置に使われる半導体記憶装置としては、構造が簡単であり容量が大きくできることから揮発メモリが使われるのが普通である。フラッシュEEPROMに代表される半導体不揮発メモリは、不揮発であるという特性を利用して、メモリカードなどが主な用途になっている。
【0004】
これを磁気ディスク装置と対比してみると、フラッシュEEPROMなどの半導体不揮発メモリは、小型・低消費電力・高信頼性という特徴を持ち、上記のように携帯情報端末、ノート型パソコンのメモリカードとして普及している。一方の磁気ディスク装置は、小はパソコンから、大はメインフレーム、大型ストレージ装置等の記憶デバイスまで広く使われており、信頼性こそ問題があるものの大容量であり、容量価格比が半導体装置などに比べて圧倒的に有利であるという特徴がある。このようなことより、磁気ディスク装置とフラッシュEEPROMなどの半導体不揮発メモリはメディアとしての明確にすみわけがなされているのが現状である。
【0005】
このように磁気ディスク装置は、容量価格比が有利なことより、情報処理システムの補助記憶装置の主流になっており、技術革新があいついでおこなわれ、単位面積あたりの記憶容量は飛躍的に向上しており、個々のHDD媒体の容量は増大化し、ここ数年間でさえ一台の磁気ディスク装置の容量は数GBから数百GBへ上がっている。一方で、弱点である磁気ディスク装置の信頼性をカバーすべく、RAID技術を利用したディスクアレイ制御により、装置全体として信頼性を向上させ、大型記憶サブシステムとしての容量も数TBの製品が市場に出てきている。
【0006】
今般の情報処理システムでは、ディスク記憶装置へのI/O性能がボトルネックになることが多くなってきており、ディスク記憶装置へのI/O性能向上に対する要求は特に高く、サブシステムのI/O性能を向上させる努力がなされている。
【0007】
そのひとつの方法としては、図10の従来技術に係るディスク装置装置の構成に示されるように、ディスク制御装置1は、上位側(フロントエンド側)にあたるホストコンピュータ50の装置アクセスの高速化に伴い緩衝用のメモリバッファ(キャッシュメモリ)を設けることである。
【0008】
ところがこの方法を採用すると、バックエンド側のHDD媒体に対するキャッシュバック処理とのアクセス速度差が大きくなりつつある傾向が見られてきた。
【0009】
これにともない、バックエンド側のアクセス速度を上げるべく、光ファイバインターフェース等のI/Fの性能をアップさせる努力が試みられているが、物理的な外乱等による実装等、技術的な問題も多い。
【0010】
キャッシュメモリは、通常、SDRAM等の揮発メモリで構成されており、信頼性向上のための二重化を施し、そして停電時にデータを保持させるためのバックアップ電源機能をもつ傾向にある(図10のバッテリ10)。合わせて装置自体の容量を大きくして、実装密度が上がることにより、サブシステムの消費電流が大きくなり、過大な設備コストがかかるという問題点が生じてきている。
【0011】
図10に示した従来技術に係るディスク制御装置では、不揮発メモリは、小容量という制約をもとにデータプロセッシングのMPU(マイクロプロセッサユニット)上で動作するオペレーションシステムの実プログラムの格納用として一部使用されていたのが現状である(図10のマイクロプロセッサ6)。
【0012】
しかしながら、最近、フラッシュEEPROM等も容量が増大化し、ビット当りのコストも低下してきており、ノートパソコンの部分的な記憶デバイスとして一部、HDDの入替として利用がされてきている。HDDに比べ衝撃に対しての耐故障が強く、また物理的な磨耗がない特徴もあり信頼性が高い。また他の半導体不揮発メモリデバイスの開発も盛んになっており、省スペース、大容量、信頼性において将来、HDDを凌駕するデバイスが開発されることも期待できる。ただし、実際現在のディスク記憶装置等に利用する際には、フラッシュEEPROM等の不揮発メモリのデメリットである、書きこみ時間にイレーズ等のオーバーヘッドがかかること、書きこみ回数に限界があり、定期的な保守によるデータの保証の手段が要求されるなどの問題点を指摘することができる。
【0013】
【発明が解決しようとする課題】
上記に説明したように、フラッシュEEPROM等に示されるように不揮発メモリメディアは、ここ年々開発が進み容量当りのコストも低くなってきており、磁気ディスク装置との従来のすみわけの境界がなくなりつつなってきている。しかしながら、不揮発メモリは上記のように書き換え回数に制限があるという問題を持っている。よって高い信頼性が要求されるディスク記憶制御システムにおいて使用する際には、保守のためにメモリデバイスを交換する機構が必要であるのと、交換時期を判定する機能が必須であり、またフラッシュEEPROMなどは、ブロック単位で領域をイレーズしてからライトをする特徴をもつので、書きこみのアクセス時間が、読み出しのアクセス時間に比べて大きくなるという性能上のマイナス面を考慮する必要がある。
【0014】
本発明は、上記問題点を解決するためになされたもので、その目的は、ディスク制御装置に用いられる半導体記憶装置、ディスク装置の交替媒体として、半導体不揮発メモリを利用できるようにし、その特性を生かした実装をおこなうことにより、ディスク制御装置自体の性能、保守性、信頼性を向上させた半導体記憶装置を提供することにある。
【0015】
【課題を解決するための手段】
本発明の不揮発メモリを使用したディスク制御装置においては、不揮発メモリ部は、実データ格納デバイス、予備用の格納デバイス、実データのパリティ冗長データが格納されるパリティ冗長データ用デバイスの三種の不揮発メモリデバイスからなるメモリモジュールを含み、これらの不揮発メモリデバイスは、並列に実装して構成する。それぞれの不揮発メモリデバイスには、最小ブロック単位ごとにデータを保持させ、ブロック毎の予備情報として、更新情報、保護コードを設け、不揮発メモリデバイスの障害や不良を監視する。
【0016】
不揮発メモリデバイスは、並列に実装して構成されていることより、簡単に交換することができる。そして、障害のある不揮発メモリデバイスは、パリティ冗長データ、保護コードから復元可能にする。
【0017】
不揮発メモリ部は、メモリデバイスの分割されたブロックごとに、リードプロテクト、ライトプロテクトを可能にし、不良ブロックを発見する診断リライト機能を持たせる。
【0018】
不揮発メモリの用途としては、ホストとディスク装置とでやり取りされるデータを保持するキッシュメモリ、制御情報を保持する共有メモリの代替、また、予備用のディスク装置の代替である。
【0019】
さらに、マイクロプロセッサの実行するプログラムを格納したり、ディスクへのアクセスログ情報、障害ログ情報を格納してもよい。
【0020】
【発明の実施の形態】
以下、本発明に係る一実施形態を、図1ないし図9を用いて説明する。
【0021】
〔ディスク制御装置の構成〕
先ず、図1を用いて本発明に係るディスク制御装置の構成を説明する。
図1は、本発明に係るディスク制御装置の構成図である。
【0022】
ディスク制御装置1は、ホストアダプタ部11と、ディスクアダプタ部12と、キャッシュメモリ部14を持ち、これらを接続するキャッシュメモリパス16を持つ。また、共有メモリ部15を有し、これとホストアダプタ部11とディスクアダプタ部12とを接続する共有メモリパス17を持っている。
【0023】
ホストアダプタ部11は、ホストとインタフェースをおこなう部分であり、ホストコンピュータ50に対する入出力を制御する複数のプロセッサ6を有している。このホストアダプタ部11は、プロセッサ6の制御によりホストコンピュータ50とキャッシュメモリパス16を介してキャッシュメモリ部14のデータ転送を実行する。また、共有メモリ部15に対してもプロセッサ6の制御により共有メモリパス17を使用しデータを転送する。
【0024】
ディスクアダプタ部12は、ディスク装置20とインタフェースをおこなう部分であり、ディスク装置20に対する入出力を制御するプロセッサ6を有し、プロセッサ6の制御によりディスク装置20とキャッシュメモリ部14間のデータ転送を実行する。ディスクアダプタ部12は、ディスクに対してのRAID制御等の演算機能の実行もおこなう。
【0025】
また、共有メモリ部15に対してもマイクロプロセッサ6の制御により共有メモリ部15と接続する共有メモリパス17を使用しデータを転送する。
【0026】
ホストアダプタ部11、ディスクアダプタ部12は、共に、信頼性を向上させるために二重化されている。
【0027】
キャッシュメモリ部14は、内部にメモリモジュール9を有し、ホストコンピュータ50とディスク装置20とでやり取りされるデータを一時的に保持する部分である。。
【0028】
共有メモリ部15は、内部にメモリモジュール9を有し、キャッシュデータの管理情報を格納する。すなわち、複数のホストアダプタ部11、あるいは、複数のドライブアダプタ部12のキャッシュメモリへのアクセスについてデータ更新の排他制御等で必要なテーブル情報等を格納する。共有メモリデータがキャッシュメモリデータと違って、容量も小さく、トランザクション的なアクセスが多くレスポンス時間が短いことが性能向上に不可欠なためプロトコル・オーバーヘッド時間を少なくする必要がある。キャッシュメモリ部と共有メモリ部を分離した経路を持つ意味は、このようにデータアクセスの性質が相異なることを考慮しているためであり、キャッシュメモリ部14と共有メモリ部15とは耐故障性を考慮して、二重化されていることが一般的である。また装置電源断時のデータ保持のために従来装置(図10参照)のようにバッテリによる電源バックアップをしていることが通例である。
【0029】
本発明のディスク制御装置は、不揮発メモリを、三つの異なる形態で用いている。
【0030】
不揮発メモリ部8aは、キャッシュメモリ部14あるいは共有メモリ部15と従属した接続形態である。
【0031】
不揮発メモリ部8bは、共有メモリパスに直接接続した形態である。
【0032】
不揮発メモリ部8cは、HDDディスク配列の一部として接続した形態である。
【0033】
不揮発メモリ部8aは、キャッシュメモリ部14あるいは共有メモリ部15と従属した接続をしており、各々でキャッシュメモリデータあるいは共有メモリデータの移送を可能としたものである。したがって、電源断が発生する直前にデータを退避させるようにしておけば、バッテリによる電源バックアップをおこなわなくてもデータの保全が図れることになる。
【0034】
また、通電時にはキャッシュバックする際のディスクへの書きこみをおこなう前に一時的エリアとしてデータの一部を書きこむこともできる。これはディスクにデータを置くよりも次の読み込みが早いという利点をもつ。
【0035】
不揮発メモリ部8bは、ホストアダプタ部11とディスクアダプタ部12に共有メモリパス17を介して接続する。
【0036】
この不揮発メモリ部8bは、不揮発メモリ部8aと違い独立した記憶エリアとして機能し、複数のプロセッサ6からアクセスされるメモリである。用途としては、システムの構成・管理情報を格納したり、マイクロプロセッサを実行するためのプログラムを格納したり、ディスクへのアクセス情報、障害ログ情報などを書きこみ保存することなどが考えられる。
【0037】
不揮発メモリ部8cは、HDDディスク配列の一部のメディアデバイスとして用いられるものであり、ディスクに故障がおこったときの交替用の予備デバイスとして用いることができる。
【0038】
また、ディスク装置20のすべてを、不揮発メモリ部8cによる配列にするという構成も考えられる。
【0039】
これら不揮発メモリ部8a,8b,8cらは、容量の拡張が可能とし、交換可能なように実装する。
【0040】
また、不揮発メモリの特性を考慮して、書きこみ回数等の制限を管理し、デバイスの不良を検出できるようにする。そして、メモリモジュールを複数のメモリデバイスで構成し、不良なメモリデバイスの交換をおこなえるようにする。
【0041】
さらに、これらの不揮発メモリ部に、メモリの障害検出とデータの保全のために、意図的に読み出してリライトする機能をもたせる。
【0042】
すなわち、領域管理テーブルと更新来歴のマッピング情報等についての情報を内部レジスタ(ブロック管理用レジスタ)に持たせ、定期的に指定エリアに対し、アクセスのないときにリライトチェックをおこなう。そして、その書きこみ時には該当領域をロックさせ、上位からの更新を抑止させる。あるいは、上位からの更新要求があったときには、このリライト処理を中断させて、ロックを外し要求を完了後に、再度ロックしリライト処理するようにしてもよい。
【0043】
〔不揮発メモリ部の詳細〕
次に、図2ないし図9を用いてディスク制御装置内の不揮発メモリ部の詳細について説明する。
図2は、不揮発メモリ部のブロック図である。
図3は、不揮発メモリ部内のメモリコントローラとメモリモジュールのインタフェースを説明するための図である。
図4は、不揮発メモリ部のアドレス空間の説明図である。
図5は、パリティデータによるデータ復元の原理を説明するための図である。図6は、不揮発メモリ内で保持されるデータ構造の模式図である。
図7は、不揮発メモリ部の不良ブロックの取扱いのイメージ図である。
図8は、不揮発メモリ部のデバイス交換後のデータ復元の概要を示す図である。
図9は、共有メモリ部の構成図である。
(I)不揮発メモリ部の構成概要
不揮発メモリ部8a,8b,8cの構成は、図2に示されるようにI/Fアダプタ部30とメモリコントローラ31と不揮発メモリモジュール32の主たる部位に分けられる。
(II)I/Fアダプタ部
I/Fアダプタ部30は、接続する装置内部のパスからの不揮発メモリモジュールへのデータ受信・送信に際し、インターフェースを解読し、内部の不揮発メモリモジュール32へのアクセスをメモリコントローラ部31の指揮下で制御する。
【0044】
すなわち、I/Fアダプタ部30は、上位I/Fパス9と接続し、それぞれのインターフェースのプロトコルを解析し、制御信号をメモリコントローラ部に提供する。ここで、接続する上位I/Fパス9の種類は、不揮発メモリ部8aであれば内部パス、不揮発メモリ部8bであれば、キャッシュメモリパス16、共有メモリパス17、そして不揮発メモリ部8cであればドライブI/F2である。
【0045】
I/Fアダプタ部30内のアダプタ制御部302を、このユニットを接続するI/Fに合わせて変更することで8a,8b,8cのバリエーションが作成できる。
【0046】
I/Fアダプタ部では、接続パス9から送られるデータは、アダプタ制御部302のコントロールにより、I/Fアダプタ部30内で接続するパケットバッファ301で受信する。また、メモリモジュール33からの送信データをパケットバッファ301より送信する。
【0047】
アダプタ制御部内にあるアドレス/コマンド解析部302aは、図示しなかったが、アドレスおよびコマンドを格納するバッファと、アドレス抽出部と、コマンド抽出部を有する。アドレス抽出部およびコマンド抽出部がその解析結果により、メモリコントローラ部31に対して制御信号を送信する。
(III)不揮発メモリ部8aの場合の接続するメモリ部の構成
不揮発メモリ部8aの場合は、図1のキャッシュ部14と共有メモリ部15に対して接続パスを設ける必要がある。したがって、この場合には、キャッシュ部14と共有メモリ部15の内部のパス制御を変更する必要がある。
【0048】
すなわち、共有メモリ部15の内部に、図9に示されるように、不揮発メモリパス18を設けるようにする。(また、キャッシュメモリ部14の場合も、おおよそ同様にして実現することができる。)
以下、共有メモリ部15の構成について説明する。
【0049】
共有メモリ部15は、複数のメモリモジュール158を有し、パスI/F部150と、パケットバッファ153と、データのエラーチェック部150と、メモリ制御部157と、アドレス/コマンド解析部155と、データ転送制御部152とを有しいる。
【0050】
パケットバッファ153は、セレクタ156とデータを一時格納する部分である。メモリ制御部157は、メモリ・モジュール158へのアクセスを制御する部分である。アドレス/コマンド解析部155は、共有メモリパス17から送出されたアドレスおよびコマンドを解析する。
【0051】
データ転送制御部158は、アービタ158により、アドレス/コマンド解析部155で解析した共有メモリパス17からのアクセス要求と、共有メモリ部に接続する不揮発メモリパス13からアクセス要求とのアービトレーションをおこない、セレクタ156の切り替えをおこなう。この不揮発メモリパス13からのアクセス要求があるのが本発明の特有の部分である。
【0052】
アドレス/コマンド解析部155は、バッファとアドレス抽出部とコマンド抽出部を有する(図示せず)。アドレス/コマンド解析部155では、共有メモリパス17に割り当てられたバッファに、アドレス、コマンドを格納する。(このパスは図9では4つ独立した系が示されている。)アドレス抽出部およびコマンド抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部157へ送出する。また共有メモリパス17からのアクセス要求をデータ転送制御部152内のアービタ158へ送出する。
このとき、通常はメモリモジュール158へのアクセスをおこなうが、不揮発メモリ部へのアクセスモードの場合はセレクタ156を切り替え、パスI/F部151と接続する不揮発メモリパス13へ切り替えを実施する。
【0053】
またデータ転送制御部152には、ホストI/F部、ドライブI/F部の介在による共有メモリアクセスに依存せずに、共有メモリモジュール158のデータをダイレクトに不揮発メモリパス13へ転送する機能を持たせるようにする。
【0054】
これは、緊急的に共有メモリデータを不揮発メモリ部へ転送する際に、時間を短縮するために有効な機能である。
【0055】
この機能は、通常の転送マスタはホストI/F部、ドライブI/F部であるが、この場合にセレクタ156の制御により転送マスタにデータ転送制御部152がなることで実現することができる。
(IV)メモリコントローラ部
メモリコントローラ部31は、エラーチェック回路部311と、送信バッファ312と、送受信セレクタ313とを有しており、これらは、不揮発メモリモジュール部32に接続パスを有している。
【0056】
同様にI/Fアダプタ部への送信パスは、セレクタ部313から接続され、その間にエラーチェック回路部311が存在する。
【0057】
メモリ制御部314は、不揮発メモリモジュール部32への制御線をコントロールしており、先に説明したI/Fアダプタ部30内のコマンドアドレス解析部302からの制御線からの信号により、送信バッファ312とセレクタ部313への信号を出力する。このメモリ制御部は、アクセスされる論理アドレスを、内部の物理アドレスに変換するアドレス変換機能と、アクセスするアドレス毎にプロテクトをおこなうロック機能を有している。
【0058】
また、VPP制御部315は、不揮発EEPROM等のメモリモジュールの書きこみ電源の制御等で必要な場合機能をさせる。
【0059】
このメモリ制御部314は、不揮発メモリモジュール32内の複数の不揮発メモリ配列に対してアクセスを制御し、データ保証のための演算回路316を有する。
【0060】
この演算回路316は、パリティデータや保護コードからデータ復元をおこなう回路であり、これらについては後に詳細に説明する。
(V)不揮発メモリモジュール部
不揮発メモリモジュール部32は、図2に示されているように複数のメディアの配列を構成要素として持っている。これは単体メディアの保守を可能とするためで、故障あるいは保守対象メディアを示すインジケータ(LED等)により、その部位のインジケータがONであるときに交換保守できるようになっている。また、メディアを容量の違うタイプに交換してアップグレードすることを許容とした構造を持っている。
【0061】
不揮発メモリモジュール部32に実装されるメモリデバイスは、データ格納用、データ格納用スペア、パリティデータ格納用の三種類である。
(VI)メモリコントローラと不揮発メモリモジュールのインターフェース
次に、図3を用いてメモリコントローラ31と不揮発メモリモジュール32のインターフェースについて説明する。
【0062】
図3では、メモリコントローラ部31と5つのメモリモジュール部32が接続されている。各々のデータは、ADRESS/DATAバスにて送受信され、デバイスの選択はチップイネーブル(CE)信号がアサートされて実現する。またライトイネーブル(WE)信号、アウトプットイネーブル(OE)信号は、書きこみ/読み込みかを選択し、CLK信号等により同期をとりデバイスに書きこみ/リードする。
(VII)不揮発メモリ部のアドレス空間
ADRESSデータ信号、物理アドレス空間は、コントローラ内部のアドレステーブルで論理アドレスから物理アドレスに変換される間接アドレッシング方式を使用する。これにより、論理的にアクセスできるアドレス空間は拡張される。
【0063】
アドレス空間は、図4のイメージのように拡張空間によりデバイスの容量増加に対応できるしくみとなる。すなわち、実データとブロックはページに格納され、そのページが集まってフレームを構成する。
【0064】
論理アドレスから物理アドレスの変換は、内部のアドレステーブルによりデバイスの物理アドレスに間接的にリンクさせるものである。またメモリ制御部31内に設けたレジスタにではなく、アドレステーブルをデバイスの固定エリアに書きこみ、その固定エリアをアクセスして、その情報を一度に読みこんでアドレス演算できるようにする方法も考えられる。
【0065】
論理アドレスにより、アクセスする利点は、外部から内部の物理構造などを意識せずにインタフェースの設計ができることである。
(VIII)プロテクト機能と書きこみ回数のカウント
不揮発メモリ部でアクセスされるメモリは、ブロック毎にライト/リードプロテクト(ロックする)機能を持たせるようにする。これは、書き換えが許されないデータを保護のするためと、メモリの回復処理中で、元データによりそのアドレスの内容を復元しているときに、他のアクセスによってデータが修正されないようにするためにも必要な機能である。また、不揮発メモリ部8bにプロセッサのプログラムを格納するときのように、読み取りの性格が強いデータを格納する目的で使用している場合にも、ライトプロテクトを意識して制御することは大切である。
【0066】
また、内部にデバイスに含まれるブロックごとに、書きこみ回数カウンタを構成し、書きこみ実施完了後にカウント値を+1させる。そしてカウンタ値があらかじめ指定した閾値(しきいち)を超えた場合は、自動的にライトプロテクトする機能を持たせるようにする。あるいは、前もって交換ワーニングを示すようにしてもよい。これにより不揮発メモリの書きこみ回数のチェックと保守交換時期の予測をおこなうことが可能となる。
【0067】
また、書きこみ回数については、内部の回路に情報格納用のレジスタを設ける方法と、不揮発メモリ自体にデータを保存する方法が考えられる。アドレス変換のための情報も同様に不揮発メモリ自体に保存しておくことも可能である。
【0068】
さらに、アドレステーブルの障害に対応するために、二重にデータをコントローラ部内レジスタとデバイス自体に格納するという方法もとることも選択できる。
(IX)不揮発メモリ部への通常のアクセス
不揮発メモリ部へのデータの格納はブロック単位に実行される。図2の送信バッファ312の容量サイズは、複数のブロック容量が入るサイズであり、またデバイスごとに専用のバッファが設けられることが望ましい。不揮発メモリデバイス、例えば、不揮発EEPROMなどは、イレーズ(消去)して書きこまなくてはならないものもあり、ライトアクセス処理時間がリードに比べて遅いという特性がある。その欠点を補うために、データが来たときに、送信バッファ312に、複数ブロックを格納して、アダプタ部30が上位側への応答をすれば、デバイスへのライト処理をおこなう場合の、見かけ上のアクセス時間を短くすることができる。
【0069】
また、複数のデバイスを並列に書き込み/読み込みすることによっても、転送スループットが向上できる。並列に実装される例としては、図3に示されており、これによると、不揮発メモリモジュール部32は、データ格納用にD3、D2、D1とパリティデータ用Q、そしてこれらが使用不能となり、さらに交換不能となった場合のスペアロケーションSPが予備として配列されている。
(X)パリティデータ
次に、図5を用いて本発明の不揮発メモリデバイスに用いられるパリティデータによるデータ復元の原理について説明する。
【0070】
パリティデータとは、冗長データであり、図5(a)の例でいえば、D3からD1の排他的論理和演算結果としてQのデータを生成する。
【0071】
復元についても、図5(b)の例に示すとおり、パリティデータQと正常なデバイスデータD3、D1の排他的論理和を演算すると復元データが計算できる。
【0072】
この排他的論理和演算は、ビット毎に演算されているため、パリティデータによる当該ビットを復元することが可能となる。
(XI)保守と障害発生時の回復プロセス
次に、本発明の不揮発メモリ部の保守と障害がおこったときに、どのようにデータを復元して回復させるかについて説明する。
【0073】
不揮発メモリモジュール部32のメモリデバイスに対してはブロック単位にデータを分割して格納する。
【0074】
データは、図6に示したように、D3、D2、D1に格納されるブロックデータとパリティのデータのトータルを1ページとし、複数ページを1フレームとしてデータを管理している。
【0075】
D3、D2、D1に格納される単位のブロックデータは、複数バイトサイズの実データと、ブロック固有のブロックコードから構成されている。
【0076】
そして、ブロック固有のブロックコードは、ブロックデータの固有ID番号(Logical ID)と、デバイス上にて該当ブロック領域が何回書きこまれたかの履歴である更新回数(Write Number、以下「WN」と記す)とそのデータから演算されるCRC等のデータ保護コードから構成されており、このブロックコードをチェックすることで、正しいロケーションに正しいデータが保存されていること、また、更新回数が不揮発メモリの限界回数値より低い規定値を満たしているかを判断できる。
【0077】
このチェックにより障害が発見されたブロックデータに関しては、スペアロケーションに対してアクセスを切り替えるようにする。その際、LI番号は故障したブロックの番号を引き継ぎ、WNはスペアロケーションの該当ブロックに対する値に更新する。図7が障害ブロックデータをスペアロケーションデバイスに交替例を示している。
【0078】
交替ブロックの数が一定以上になった場合には、そのデバイスが相当劣化していることが考えられる。そのために、保守している者に対してデバイス交換を示唆するために、制御部31内にある管理情報のレジスタに報告し、ワーニングとして、インジケータやアラームを点灯させる。不良デバイスの交換に際しては、障害が発生するとただちに不揮発メモリ部への書きこみを、いったん停止して、該当エリアに対しての論理的アドレスをライトロックし、あるいは、リードロックさせる。
【0079】
そして、不良デバイスを新しい正常なデバイスに交換した後、図9に示すように、スペアデバイス内の交替データを複写し、スペアデバイスに交替データがないブロックは、D3、D1、Qよりデータを読み込み、(X)で説明したパリティ演算をおこなうことによりデータを復元させる。
【0080】
この際、新しいデバイスの更新データは、初期値にリセットされ、スペアデバイスは複写ブロックデータは消去されるがWNは更新される。故障デバイスを交換したら、そのことを制御信号(図3のSY/RY)により感知し、自動的に回復処理をさせることもできる。データパリティ演算により復元したデータとスペアデバイスに交替したブロックデータを新しいデバイスに格納し、そのデバイスが回復したことが確認できたら、インジケーターLEDを正常な状態に表示する。
【0081】
また不揮発メモリは、データが不揮発であるという前提ではあるが、半導体のソフトエラー等の経年変化によるデータの消失の可能性が全くないとは言えず、いざ読み込んだ際にデータがエラーになってしまう場合や、あるいは書きこみ回数が許容値に近づいていることが懸念される。
【0082】
前もって保守交換のためのチェックは、システムを安定に運営する上でも必要であり、定期的にリライトすることが効果的である。定期的リライトモードにより、読み書きチェックをページ/ブロック単位におこなう回路をメモリコントローラ314に内蔵させる(図示していない)。リライトモードはアドレス範囲の設定とリライトモードコマンドの発行によってスタートされる。データバッファに読み出し、そのデータをもとの場所に書きこむ制御をする。
【0083】
使用されていないとき、あるいは、強制的にロックしたエリアのみこのリライトチェックをおこなうようにする。このリライトチェックでは、リライトした後読み出しを実施し、パリティ演算回路で排他的論理和演算しデータを比較することにより、再度チェックをおこなう。また、保護コードのみをチェック対象として検査のためのオーバヘッドを減らすことも可能である。
【0084】
故障の保守対象デバイスはインジケートするインジケーターとしてのLEDの点灯によって保守員がわかるようにし、書きこみ回数カウンター値等により、規定回数以上を検出、エラー情報をメモリコントローラ内のエラーレジスタにモニタさせたり、LEDの点灯をさせるようにする。LEDが点灯し、その部位のアクセスをロックさせ、保守の交換までそのデバイスにアクセスさせないようにする。故障デバイスを交換したら、そのことを制御信号(図3のSY/RY)により感知し、自動的に回復処理をさせることもできる。データパリティ演算により補間したデータが回復したことが確認できたら、インジケーターLEDを正常な状態に表示する。
【0085】
〔ディスク制御装置に不揮発メモリを使用したことの利点〕
不揮発メモリは、フラッシュEEPROMに代表されるように、現在は、HDDより容量は小さいが年々コストが安くなり、デバイス当りの容量も増加している。HDDのように機械的な部品もなく、実装スペースならび消費電力の小さい点で記憶デバイスとして有利な点を持っている。
【0086】
本発明は、ディスク記憶制御装置の中で部分的に不揮発メモリ部を記憶領域として使用するようにした。記憶装置のデータの一部を格納しキャッシュメモリ部の揮発メモリに対してバックアップ電源としてバッテリをもたせる代わりに不揮発メモリに緊急避難させることでき、バッテリの容量を減らし、装置の消費する電力を削減することができる。
【0087】
また、不揮発メモリデバイスを複数配列しているので、故障したデバイス単位に保守でき、HDDを解体して中の円盤等の修理をするより、不揮発メモリデバイスのみを交換保守するので、修理時間が短く修理コストも安くなる。2次記憶領域として、あるいは、HDDに代わる記憶デバイスとして、装置の低価格化、消費電力の削減、保守性の向上に貢献することが期待できる。
【0088】
【発明の効果】
本発明によれば、ディスク制御装置に用いられる半導体記憶装置、ディスク装置の交替媒体として、半導体不揮発メモリを利用できるようにし、その特性を生かした実装をおこなうことにより、装置自体の性能、保守性、信頼性を向上させた半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るディスク制御装置の構成図である。
【図2】不揮発メモリ部のブロック図である。
【図3】不揮発メモリ部内のメモリコントローラとメモリモジュールのインタフェースを説明するための図である。
【図4】不揮発メモリ部のアドレス空間の説明図である。
【図5】パリティデータによるデータ復元の原理を説明するための図である。
【図6】不揮発メモリ内で保持されるデータ構造の模式図である。
【図7】不揮発メモリ部の不良ブロックの取扱いのイメージ図である。
【図8】不揮発メモリ部のデバイス交換後のデータ復元の概要を示す図である。
【図9】共有メモリ部の構成図である。
【図10】従来技術に係るディスク制御装置の構成図である。
【符号の説明】
1…ディスク制御装置、2…ドライブI/F、3…ホストI/F、4…キャッシュメモリ制御部、5…共有メモリアクセス制御部、6…マイクロプロセッサ部、8a…不揮発メモリ部、8b…不揮発メモリ部、8c…不揮発メモリ部、9…メモリモジュール、10…バッテリ部、11…ホストアダプタ部、12…ディスクアダプタ部、13…不揮発メモリパス、14…キャッシュメモリ部、15…共有メモリ部、16…キャッシュメモリパス、17…共有メモリパス、20…磁気ディスクデバイス部、30…I/Fアダプタ部、301…パケットバッファ、302…アダプタ制御部、302a…コマンド/アドレス解析部、31…メモリコントローラ部、311…エラーチェック回路部、312…送信バッファ、313…セレクタ、314…メモリ制御部、315…VPP制御部、316…演算回路、32…不揮発メモリモジュール部、40…共有メモリメモリパス、150…エラーチェック回路部、151…パスI/F部、152…データ転送制御部、153…パケットバッファ、155…アドレスコマンド解析部、157…メモリ制御部、158…アービタ、159…メモリモジュール、50…ホストコンピュータ。
Claims (12)
- ホストインタフェース部と、ディスクインターフェース部と、ホストとディスクとでやり取りされるデータを一時的に保持するキャッシュ部と、不揮発メモリとを備える不揮発メモリを使用したディスク制御装置において、
前記不揮発メモリ部は、
実データ格納デバイス、予備用の格納デバイス、実データのパリティ冗長データが格納されるパリティ冗長データ用デバイスの三種の不揮発メモリデバイスからなるメモリモジュールを含み、
しかも、これらの不揮発メモリデバイスは、並列に実装して構成され、
それぞれの不揮発メモリデバイスには、最小ブロック単位ごとにデータを保持し、
前記最小ブロック単位は、実データと、論理管理IDと、そのブロックの良、不良を判定するための保護コードとを含むことを特徴とする不揮発メモリを使用したディスク制御装置。 - さらに、前記最小ブロック単位は、更新時にインクリメントされる更新回数情報を含み、
この更新回数情報を監視する手段を有することを特徴とする請求項1記載の不揮発メモリを使用したディスク制御装置。 - 前記不揮発メモリデバイスの内で、障害のある不揮発メモリデバイスは、物理的に交換可能であることを特徴とする請求項1および請求項2記載のいずれかの不揮発メモリを使用したディスク制御装置。
- 前記障害のある不揮発メモリデバイス交換時に、
前記交換に際しての復元すべき実データ格納デバイスにあった最小ブロック単位が、
そのスペアとして前記予備用の格納デバイスに作成されているときには、そのスペアの最小ブロック単位を交替ブロック単位とし、
前記予備用の格納デバイスに作成されていないときには、新たに他の実データ格納デバイスと、パリティ冗長データ用から生成して交替ブロック単位として、これらの交替ブロック単位からデータを復元することを特徴とする請求項3記載の不揮発メモリを使用したディスク制御装置。 - 前記不揮発メモリ部は、この不揮発メモリ部にアクセスする論理アドレスを、内部の物理アドレスに変換する機構を有することを特徴とする請求項1ないし請求項4記載のいずれかの不揮発メモリを使用したディスク制御装置。
- 前記不揮発メモリ部は、前記メモリデバイスの分割されたブロックごとに、リードプロテクト、ライトプロテクトが可能なことを特徴とする請求項1ないし請求項5記載のいずれかの不揮発メモリを使用したディスク制御装置。
- データ読出しとデータ書込みとを前記メモリデバイス上のあるブロックにおこなって、書込んだ後にデータを読み出して、書込みデータと書込みデータを再び読出したデータ、または、それらのデータの保護コードを比較することにより不良ブロックを発見する診断リライト機能を有することを特徴とする請求項1ないし請求項6記載のいずれかの不揮発メモリを使用したディスク制御装置。
- 前記不揮発メモリ部は、前記キャッシュ部のメモリに接続され、キャッシュデータを格納することを特徴とする請求項1記載の不揮発メモリを使用したディスク制御装置。
- さらに、このディスク制御装置は、ディスク制御装置自身の制御データを格納するための共有メモリ部を有し、
前記不揮発メモリ部は、前記共有メモリ部に接続され、ディスク制御装置自身の制御データを格納することを特徴とする請求項1記載の不揮発メモリを使用したディスク制御装置。 - 前記不揮発メモリ部は、前記ディスクの代替として機能して、
故障ディスクの代替としてスペア用にデータを格納して、入出力することが可能な請求項1記載の不揮発メモリを使用したディスク制御装置。 - 前記不揮発メモリ部は、前記ホストインタフェース部と、前記ディスクインターフェース部とに搭載されているマイクロプロセッサの実行するプログラムを格納することを特徴とする請求項1記載の不揮発メモリを使用したディスク制御装置。
- 前記不揮発メモリ部は、ディスクへのアクセスログ情報、障害ログ情報を格納することを特徴とする請求項1記載の不揮発メモリを使用したディスク制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002178537A JP2004021811A (ja) | 2002-06-19 | 2002-06-19 | 不揮発メモリを使用したディスク制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002178537A JP2004021811A (ja) | 2002-06-19 | 2002-06-19 | 不揮発メモリを使用したディスク制御装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276320A Division JP2007058873A (ja) | 2006-10-10 | 2006-10-10 | 不揮発メモリを使用したディスク制御装置 |
JP2008097026A Division JP2008217811A (ja) | 2008-04-03 | 2008-04-03 | 不揮発メモリを使用したディスク制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004021811A true JP2004021811A (ja) | 2004-01-22 |
JP2004021811A5 JP2004021811A5 (ja) | 2005-05-19 |
Family
ID=31176233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002178537A Pending JP2004021811A (ja) | 2002-06-19 | 2002-06-19 | 不揮発メモリを使用したディスク制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004021811A (ja) |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234883A (ja) * | 2004-02-19 | 2005-09-02 | Nec Corp | 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム |
JP2005301980A (ja) * | 2004-03-30 | 2005-10-27 | Hitachi Ltd | ストレージ装置に保存されたデータの真正さの保証 |
JP2005309580A (ja) * | 2004-04-19 | 2005-11-04 | Hitachi Ltd | 記憶制御システム及びブート制御システム |
JP2007066129A (ja) * | 2005-09-01 | 2007-03-15 | Hitachi Ltd | ストレージシステムとストレージ装置及びその制御方法 |
JP2007115232A (ja) * | 2005-09-22 | 2007-05-10 | Hitachi Ltd | 低消費電力記憶装置とその制御方法 |
JP2007265265A (ja) * | 2006-03-29 | 2007-10-11 | Hitachi Ltd | フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム |
JP2007304859A (ja) * | 2006-05-11 | 2007-11-22 | Hitachi Ltd | 記憶媒体への書き込み回数を管理する計算機システム及びその制御方法 |
JP2008040713A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | 記憶媒体グループの故障を抑えるストレージシステム |
JP2008102819A (ja) * | 2006-10-20 | 2008-05-01 | Hitachi Ltd | 記憶装置及び記憶方法 |
JP2008521123A (ja) * | 2004-11-19 | 2008-06-19 | サムスン エレクトロニクス カンパニー リミテッド | フラッシュメモリのデータ処理装置及び方法 |
EP1956485A1 (en) | 2007-02-06 | 2008-08-13 | Hitachi, Ltd. | Storage system and control method thereof |
JP2008192028A (ja) * | 2007-02-07 | 2008-08-21 | Hitachi Ltd | ストレージ制御装置及びデータ管理方法 |
WO2008126169A1 (ja) * | 2007-03-12 | 2008-10-23 | Fujitsu Limited | ストレージ管理プログラム、ストレージ管理方法およびストレージ管理装置 |
US7460383B2 (en) | 2006-10-10 | 2008-12-02 | Hitachi, Ltd. | Storage apparatus, controller and control method |
JP2009064394A (ja) * | 2007-09-10 | 2009-03-26 | Ricoh Co Ltd | アクセス制御装置、アクセス制御方法、アクセス制御プログラム、記録媒体、記憶装置および画像処理装置 |
JP2009151681A (ja) * | 2007-12-21 | 2009-07-09 | Hitachi Ltd | ディスクアレイ装置 |
WO2009098777A1 (ja) * | 2008-02-08 | 2009-08-13 | Fujitsu Limited | バックアップ方法、格納方法、及びディスクアレイ装置 |
JP2010512568A (ja) * | 2006-12-06 | 2010-04-22 | フリン,デイビッド | 高容量不揮発性ストレージ用のキャッシュとしてのソリッドステートストレージのための装置、システム、及び方法 |
JP2010282628A (ja) * | 2009-06-08 | 2010-12-16 | Lsi Corp | ダイレクトアタッチト・ストレージ(das)システムでキャッシングされたデータの保全性を保護する方法及び装置 |
JP2011141857A (ja) * | 2010-01-06 | 2011-07-21 | Promise Technology Inc | Raidシステム |
CN102141896A (zh) * | 2010-01-28 | 2011-08-03 | 乔鼎资讯股份有限公司 | 磁盘阵列系统 |
JP2012503828A (ja) * | 2008-09-26 | 2012-02-09 | マイクロン テクノロジー, インク. | ソリッドステート大容量記憶装置のためのデータストリーミング |
US8117391B2 (en) | 2008-10-08 | 2012-02-14 | Hitachi, Ltd. | Storage system and data management method |
US8286028B2 (en) | 2008-02-08 | 2012-10-09 | Fujitsu Limited | Backup method and disk array apparatus |
JP2012524925A (ja) * | 2009-04-21 | 2012-10-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 固体ディスクを制御するための装置、方法、およびコンピュータ・プログラム |
JP2013257900A (ja) * | 2006-12-08 | 2013-12-26 | Lsi Inc | 複数のストレージデバイスでのデータ冗長性 |
JP2015005037A (ja) * | 2013-06-19 | 2015-01-08 | 富士通株式会社 | 情報処理装置、情報処理装置の制御プログラム、および情報処理装置の制御方法 |
US9398728B2 (en) | 2013-12-11 | 2016-07-19 | Hitachi, Ltd. | Storage subsystem and method for controlling the same |
-
2002
- 2002-06-19 JP JP2002178537A patent/JP2004021811A/ja active Pending
Cited By (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234883A (ja) * | 2004-02-19 | 2005-09-02 | Nec Corp | 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム |
JP4595342B2 (ja) * | 2004-02-19 | 2010-12-08 | 日本電気株式会社 | 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム |
JP2005301980A (ja) * | 2004-03-30 | 2005-10-27 | Hitachi Ltd | ストレージ装置に保存されたデータの真正さの保証 |
US7917708B2 (en) | 2004-03-30 | 2011-03-29 | Hitachi, Ltd. | Assuring genuineness of data stored on a storage device |
JP4700331B2 (ja) * | 2004-03-30 | 2011-06-15 | 株式会社日立製作所 | ストレージ装置に保存されたデータの真正さの保証 |
JP2005309580A (ja) * | 2004-04-19 | 2005-11-04 | Hitachi Ltd | 記憶制御システム及びブート制御システム |
JP4544901B2 (ja) * | 2004-04-19 | 2010-09-15 | 株式会社日立製作所 | 記憶制御システム及びブート制御システム |
JP2008521123A (ja) * | 2004-11-19 | 2008-06-19 | サムスン エレクトロニクス カンパニー リミテッド | フラッシュメモリのデータ処理装置及び方法 |
JP4902547B2 (ja) * | 2004-11-19 | 2012-03-21 | サムスン エレクトロニクス カンパニー リミテッド | フラッシュメモリのデータ処理装置及び方法 |
JP2007066129A (ja) * | 2005-09-01 | 2007-03-15 | Hitachi Ltd | ストレージシステムとストレージ装置及びその制御方法 |
US8332582B2 (en) | 2005-09-01 | 2012-12-11 | Hitachi, Ltd. | Storage system, storage device, and control method thereof |
US9495105B2 (en) | 2005-09-01 | 2016-11-15 | Hitachi, Ltd. | System managing a plurality of flash memory devices |
US8631199B2 (en) | 2005-09-01 | 2014-01-14 | Hitachi, Ltd. | Storage system, storage device, and control method thereof |
US9251063B2 (en) | 2005-09-01 | 2016-02-02 | Hitachi, Ltd. | Storage system including a plurality of flash memory devices |
JP2007115232A (ja) * | 2005-09-22 | 2007-05-10 | Hitachi Ltd | 低消費電力記憶装置とその制御方法 |
US8166270B2 (en) | 2005-09-22 | 2012-04-24 | Hitachi, Ltd. | Storage control apparatus, data management system and data management method for determining storage heirarchy based on a user policy |
JP2007265265A (ja) * | 2006-03-29 | 2007-10-11 | Hitachi Ltd | フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム |
JP2007304859A (ja) * | 2006-05-11 | 2007-11-22 | Hitachi Ltd | 記憶媒体への書き込み回数を管理する計算機システム及びその制御方法 |
JP2008040713A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | 記憶媒体グループの故障を抑えるストレージシステム |
US7697311B2 (en) | 2006-10-10 | 2010-04-13 | Hitachi, Ltd. | Storage apparatus, controller and control method |
US7460383B2 (en) | 2006-10-10 | 2008-12-02 | Hitachi, Ltd. | Storage apparatus, controller and control method |
JP2008102819A (ja) * | 2006-10-20 | 2008-05-01 | Hitachi Ltd | 記憶装置及び記憶方法 |
JP2010512568A (ja) * | 2006-12-06 | 2010-04-22 | フリン,デイビッド | 高容量不揮発性ストレージ用のキャッシュとしてのソリッドステートストレージのための装置、システム、及び方法 |
JP2013257900A (ja) * | 2006-12-08 | 2013-12-26 | Lsi Inc | 複数のストレージデバイスでのデータ冗長性 |
EP2207095A1 (en) | 2007-02-06 | 2010-07-14 | Hitachi, Ltd. | Storage system and control method thereof |
US8930611B2 (en) | 2007-02-06 | 2015-01-06 | Hitachi, Ltd. | Storage system and control method thereof |
JP2008191966A (ja) * | 2007-02-06 | 2008-08-21 | Hitachi Ltd | ストレージシステム及びその制御方法 |
EP1956485A1 (en) | 2007-02-06 | 2008-08-13 | Hitachi, Ltd. | Storage system and control method thereof |
US8117376B2 (en) | 2007-02-06 | 2012-02-14 | Hitachi, Ltd. | Storage system and control method thereof |
US7870338B2 (en) | 2007-02-07 | 2011-01-11 | Hitachi, Ltd. | Flushing cached data upon power interruption |
US8190822B2 (en) | 2007-02-07 | 2012-05-29 | Hitachi, Ltd. | Storage control unit and data management method |
JP2008192028A (ja) * | 2007-02-07 | 2008-08-21 | Hitachi Ltd | ストレージ制御装置及びデータ管理方法 |
WO2008126169A1 (ja) * | 2007-03-12 | 2008-10-23 | Fujitsu Limited | ストレージ管理プログラム、ストレージ管理方法およびストレージ管理装置 |
JP2009064394A (ja) * | 2007-09-10 | 2009-03-26 | Ricoh Co Ltd | アクセス制御装置、アクセス制御方法、アクセス制御プログラム、記録媒体、記憶装置および画像処理装置 |
JP2009151681A (ja) * | 2007-12-21 | 2009-07-09 | Hitachi Ltd | ディスクアレイ装置 |
US8074104B2 (en) | 2008-02-08 | 2011-12-06 | Fujitsu Limited | Controlling apparatus and controlling method |
US8286028B2 (en) | 2008-02-08 | 2012-10-09 | Fujitsu Limited | Backup method and disk array apparatus |
WO2009098777A1 (ja) * | 2008-02-08 | 2009-08-13 | Fujitsu Limited | バックアップ方法、格納方法、及びディスクアレイ装置 |
JP5398551B2 (ja) * | 2008-02-08 | 2014-01-29 | 富士通株式会社 | バックアップ方法、コントローラ、及びディスクアレイシステム |
JP5466953B2 (ja) * | 2008-02-08 | 2014-04-09 | 富士通株式会社 | バックアップ方法及びディスクアレイシステム |
JP2012503828A (ja) * | 2008-09-26 | 2012-02-09 | マイクロン テクノロジー, インク. | ソリッドステート大容量記憶装置のためのデータストリーミング |
US8117391B2 (en) | 2008-10-08 | 2012-02-14 | Hitachi, Ltd. | Storage system and data management method |
JP2012524925A (ja) * | 2009-04-21 | 2012-10-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 固体ディスクを制御するための装置、方法、およびコンピュータ・プログラム |
US8775864B2 (en) | 2009-04-21 | 2014-07-08 | International Business Machines Corporation | Controlling a solid state disk (SSD) device |
US8793530B2 (en) | 2009-04-21 | 2014-07-29 | International Business Machines Corporation | Controlling a solid state disk (SSD) device |
JP2010282628A (ja) * | 2009-06-08 | 2010-12-16 | Lsi Corp | ダイレクトアタッチト・ストレージ(das)システムでキャッシングされたデータの保全性を保護する方法及び装置 |
JP2011141857A (ja) * | 2010-01-06 | 2011-07-21 | Promise Technology Inc | Raidシステム |
CN102141896A (zh) * | 2010-01-28 | 2011-08-03 | 乔鼎资讯股份有限公司 | 磁盘阵列系统 |
JP2015005037A (ja) * | 2013-06-19 | 2015-01-08 | 富士通株式会社 | 情報処理装置、情報処理装置の制御プログラム、および情報処理装置の制御方法 |
US9398728B2 (en) | 2013-12-11 | 2016-07-19 | Hitachi, Ltd. | Storage subsystem and method for controlling the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004021811A (ja) | 不揮発メモリを使用したディスク制御装置 | |
US6513097B1 (en) | Method and system for maintaining information about modified data in cache in a storage system for use during a system failure | |
EP0608344B1 (en) | System for backing-up data for rollback | |
EP1585022B1 (en) | Disk array device and data processing method thereof | |
US8943358B2 (en) | Storage system, apparatus, and method for failure recovery during unsuccessful rebuild process | |
US7185222B2 (en) | Apparatus, system, and method for maintaining data in a storage array | |
US6571324B1 (en) | Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system | |
US6243827B1 (en) | Multiple-channel failure detection in raid systems | |
JP4041473B2 (ja) | マルチクラスタ・ストレージ・サブシステムのための自律型パワー・ロス・リカバリ | |
US20090327803A1 (en) | Storage control device and storage control method | |
US7900084B2 (en) | Reliable memory for memory controller with multiple channels | |
JP2004021811A5 (ja) | ||
JPH07129331A (ja) | ディスクアレイ装置 | |
JP7318367B2 (ja) | ストレージ制御装置及びストレージ制御プログラム | |
JP2007058873A (ja) | 不揮発メモリを使用したディスク制御装置 | |
JPH10161938A (ja) | ディスク制御装置 | |
JP2004213470A (ja) | ディスクアレイ装置及びディスクアレイ装置におけるデータ書き込み方法 | |
JPH1195933A (ja) | ディスクアレイ装置 | |
JP2009104369A (ja) | ディスクサブシステム | |
JP4248164B2 (ja) | ディスクアレイのエラー回復方法、ディスクアレイ制御装置及びディスクアレイ装置 | |
JP2008217811A (ja) | 不揮発メモリを使用したディスク制御装置 | |
JP2007206949A (ja) | ディスクアレイ装置、ディスクアレイ装置の制御方法、ディスクアレイ装置の制御プログラム | |
JPH07306758A (ja) | ディスクアレイ装置及びその制御方法 | |
JPS6326407B2 (ja) | ||
KR100331042B1 (ko) | 통신시스템에서의 이중화 저장장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080513 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081205 |