JP5398551B2 - バックアップ方法、コントローラ、及びディスクアレイシステム - Google Patents
バックアップ方法、コントローラ、及びディスクアレイシステム Download PDFInfo
- Publication number
- JP5398551B2 JP5398551B2 JP2009552365A JP2009552365A JP5398551B2 JP 5398551 B2 JP5398551 B2 JP 5398551B2 JP 2009552365 A JP2009552365 A JP 2009552365A JP 2009552365 A JP2009552365 A JP 2009552365A JP 5398551 B2 JP5398551 B2 JP 5398551B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- management table
- defect management
- nonvolatile memory
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 59
- 230000015654 memory Effects 0.000 claims description 422
- 230000007547 defect Effects 0.000 claims description 229
- 238000012545 processing Methods 0.000 claims description 23
- 230000002950 deficient Effects 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 17
- 238000011084 recovery Methods 0.000 claims description 8
- 239000003039 volatile agent Substances 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 275
- 238000007726 management method Methods 0.000 description 229
- 239000000872 buffer Substances 0.000 description 59
- 238000004891 communication Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 28
- 238000006243 chemical reaction Methods 0.000 description 17
- 238000012790 confirmation Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910052987 metal hydride Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- -1 nickel metal hydride Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
そこで本発明に係るバックアップ方法は、ディスクコントローラの揮発メモリに保持しているデータを不揮発メモリに確実に退避し、バックアップの高信頼化を図ることを目的とする。
(課題を解決するための手段)
本実施例の一観点によれば、本実施例におけるバックアップ方法は、ディスクアレイ装置を制御し、揮発メモリと不揮発メモリを有するコントローラが、該揮発メモリに保持するデータを該不揮発メモリに退避するバックアップ方法において、前記不揮発メモリにおける不良領域を示す複数の不良管理テーブルの情報に誤り検出符号を付加し、前記誤り検出符号を付加した複数の不良管理テーブルを該不揮発メモリに格納し、前記複数の不良管理テーブルのうち選択した一つの前記不良管理テーブルにおけるエラーの有無を前記誤り検出符号により判別し、前記エラーがあると判別した場合、選択していない不良管理テーブルを用いて該揮発メモリに保持するデータを該不揮発メモリに退避することを特徴とする。
(発明の効果)
本実施例に係るバックアップ方法によれば、ディスクコントローラの揮発メモリに保持するデータを不揮発メモリに転送する。ディスクコントローラは不揮発メモリの不良ブロックを示す不良管理テーブルを生成し、不揮発メモリに多重化して格納する。ディスクコントローラは、読み出した不良管理テーブルが壊れている場合、多重化してある他の不良管理テーブルを読み出して、データを不揮発メモリに格納することによって、ディスクアレイ装置のバックアップ高信頼化を図ることができる。
101…電源ユニット
102…電源ユニット
103…バックアップユニット
104…バックアップユニット
105…コントローラモジュール(CM)
106…コントローラモジュール(CM)
107…ディスク
108…ディスク
109…ディスク
110…ディスク
111…制御回路
112…CPU
113…不揮発メモリ
114…FPGA
115…不揮発メモリ
116…DEポート
117…制御回路
118…CPU
119…揮発メモリ
120…FPGA
121…不揮発メモリ
122…DEポート
201…通信部
202…データ転送部
203…データ転送部
204…データ書き戻し部
205…通信情報管理部
206…テーブル管理部
207…テーブル管理部
208…転送制御部
209…転送制御部
210…メモリ制御部
211…メモリ制御部
212…データ変換制御部
213…データ変換制御部
214…PCI−Xインターフェース
215…バッファ
216…バッファ
217…バッファ
218…不良管理テーブル
219…不良管理テーブル
220…レジスタ
図1は本実施例に係るディスクアレイ装置100の構成図である。
外部電源(external source)は電源ユニット101、102を介して、ディスクアレイ装置100に電力を供給する。ディスクアレイ装置100は電源ユニット101、102の二つのAC/DC電源ユニットを有している。これは一方の電源ユニットが故障してもディスクアレイ装置100に外部電源から電力を供給するためである。つまりディスクアレイ装置100は電源ユニット101、102の冗長構成をとることによって、ディスクアレイ装置100は電源ユニットにおける障害に対応することができる。また電源ユニット101、102はスタンバイ電源とシステム電源を生成している。スタンバイ電源はディスクアレイ装置100を起動するために必要最小限の電力を供給する5V(ボルト)の電源である。システム電源はディスクアレイ装置100を運転するために必要な電力を供給する12V(ボルト)電源である。ディスクアレイ装置100が通常運用していない場合は電力を削減するため、電源ユニット101、102はスタンバイ電源のみ出力し、ディスクアレイ装置100は待機状態となっている。ディスクアレイ装置100が通常運用時である場合、電源ユニット101、102はスタンバイ電源とシステム電源を出力する。そして電源ユニット101、102はバックアップユニット103、104に外部電源から電力を供給し、充電している。
停電が発生して外部電源からディスクアレイ装置100への電力供給がなくなると、電源ユニット101はシステム電源を断つことをCM105に通知する。同様に電源ユニット102はシステム電源を断つことをCM106に通知する。
またディスクアレイ装置100は、バックアップユニット103、104も冗長構成をとっている。本実施例におけるバックアップユニット103はCM105に電力を供給する。バックアップユニット103はCM106に電力を供給しない。また本実施例におけるバックアップユニット104はCM106に電力を供給する。バックアップユニット104はCM105に電力を供給しない。本実施例におけるディスクアレイ装置100では、バックアップユニット103がCM105に電力を供給し、バックアップユニット104がCM106に電力を供給する。これはバックアップユニット103、104それぞれがCM105、106に供給する電力量は大きい。つまりバックアップユニット103、104の双方がCM105、106に電力を供給する構成にすると以下の問題ある。バックアップユニット103、104のいずれか一方のバックアップユニットが故障してCM105、106に電力供給できなくなると、残りのバックアップユニット1つだけではCM105、106の両方に一度に十分に電力を供給できない。その結果CM105、106の両方が電力不足で揮発メモリ113、119に保持するデータを不揮発メモリ115、121に退避できなくなってしまう。そのため本実施例ではバックアップユニット103、104のいずれかが故障しても残りのバックアップユニットが対応するCMに確実に電力を供給できるように、バックアップユニット103、104とCM105、106は1対1の対応関係に接続する。
本実施例に係るCM105は制御回路111、CPU(central processingunit)112、揮発メモリ(volatile memory)113、FPGA(Field Programmable Gate Array)114、不揮発メモリ(nonvolatile memory)115、DEポート(DE port)116、EEPROM181から構成されている。なおDEはドライブエンクロージャーの略称である。同様にしてCM105は制御回路117、CPU118、揮発メモリ119、FPGA120、不揮発メモリ121、DEポート122から構成されている。なお具体的には、本実施例において揮発メモリ113、119はキャッシュメモリであり、不揮発メモリ115、121はNAND型フラッシュメモリである。
通常運転時、外部電源は電源ユニット101、102を介してそれぞれ、制御回路111、117に電力を供給する。電源ユニット101、102はスタンバイ電源とシステム電源を生成している。また停電時には、外部電源は、電源ユニット101、102に電力を供給できない。そのためバックアップユニット103、104はそれぞれ、制御回路111、119に電力を供給する。CM105、106を構成する搭載ユニット(制御回路111、117、CPU112、118、揮発メモリ113、119、FPGA114、120、不揮発メモリ115、121、DEポート116、122)は電源ラインに接続されており、電源ラインによって電力供給されている。
CPU112は、CM105が実行する処理を制御するユニットである。同様にCPU118も、CM105が実行する処理を制御するユニットである。CPU112は、DEポート116を介して、ホストコンピュータから書き込み命令のあったデータをディスク107〜110に書き込む制御を行う。CPU112がデータを書き込む先は、ホストコンピュータからの書き込み命令に応じて、ディスク107〜110のすべての場合もあれば、ディスク107〜110のうちの一部分の場合もある。またCPU112は、DEポート116を介して、ホストコンピュータから読み出し命令のあったデータをディスク107〜110から読み出す制御を行う。同様にしてCPU118は、DEポート122を介して、ホストコンピュータから書き込み命令のあったデータをディスク107〜110に書き込む制御を行う。CPU118がデータを書き込む先は、ホストコンピュータからの書き込み命令に応じて、ディスク107〜110のすべての場合もあれば、ディスク107〜110のうちの一部分の場合もある。またCPU118は、DEポート122を介して、ホストコンピュータから読み出し命令のあったデータをディスク107〜110から読み出す制御を行う。
揮発メモリ113は、ホストコンピュータから書き込み命令のあったデータ、又はホストコンピュータから読み出し命令のあったデータを一時的に保持する。CM105は、揮発メモリ113にデータを書き込んだ段階で、ホストコンピュータに完了応答する。CM105は揮発メモリ113を有することによって、ホストコンピュータの動作とは非同期に揮発メモリ113上のデータをディスク107〜110に書き込むいわゆるライトバック動作を行うことができ、高速にデータ処理をすることができる。
図2は本実施例に係るFPGA114のハードブロック図である。
通信部201は、PCI−Xインターフェース214の制御を行う。そして通信部201は、CPU112とFPGA114のデータ転送の制御を行う。FPGA114は、PCI−Xインターフェース214を用いて、CPU112とデータの転送を行う。通信部201は、CPU112とFPGA114との間でのデータ転送で発生したエラーを検出する。また通信部201は、CPU112から揮発メモリ113内のデータを不揮発メモリ115に退避する指示を受信する。
CM105への電力供給が外部電源からバックアップユニット103に切り替わった場合、データ転送部202、203は揮発メモリ113に保持するデータを不揮発メモリ115に転送制御を実行する。データ転送部202、203は通信部201を介して、CPU112からデータ退避の指示を受信し、データ転送部202、203はデータの転送制御を実行する。
[2.4.3.データ書き戻し部(RCV)204]
データ書き戻し部204は、復電時に不揮発メモリ115から揮発メモリ113にデータを転送する制御を行う。
通信情報管理部205は、データ転送部202、203、及びデータ書き戻し部204の処理制御に使用する通信情報を保持する。データ転送部202、203、及びデータ書き戻し部204は、通信情報管理部205から通信情報を読み出して、それぞれの処理制御を実行する。
テーブル管理部206は、不良管理テーブル218の制御を行う。
[2.4.5.1.不良管理テーブル218]
図9は本実施例にかかる不良管理テーブル218の一例である。
転送制御部208、209は、不揮発メモリ115へのコマンド(CMD)発行制御を行う。本実施例において転送制御部の数は転送制御部208、209の2つであり、これは不揮発メモリ115へデータを転送するバス(bus)の数と対応している。
メモリ制御部210、211は不揮発メモリ115のインターフェースの制御を行う。メモリ制御部210、211は、不揮発メモリ115へデータの書き込み、不揮発メモリ115からデータの読み出しを行う。メモリ制御部210、211は、不揮発メモリ115の処理を制御することによって、不揮発メモリ115へデータの書き込み、不揮発メモリ115からデータの読み出しを行う。
データ変換制御部212、213は、不揮発メモリ115のIPの制御を行う。データ変換制御部212、213は、揮発メモリ113と不揮発メモリ115のデータの整合性をとる処理を実行する。データ変換制御部212は、データ転送部202からデータを受信すると、データを不揮発メモリ115に格納可能な形式に変換してメモリ制御部210へ転送する。またデータ変換制御部212は、メモリ制御部210からデータを受信すると、データを揮発メモリ113に格納可能な形式に変換してデータ書き戻し部204に転送する。同様にしてデータ変換制御部213は、データ転送部203からデータを受信すると、データを不揮発メモリ115に格納可能な形式に変換してメモリ制御部211へ転送する。またデータ変換制御部213は、メモリ制御部211からデータを受信すると、データを揮発メモリ113に格納可能な形式に変換してデータ書き戻し部204に転送する。
次に本実施例において、揮発メモリ113が保持しているデータを退避するための不揮発メモリ115、121について説明する。
図3は本実施例に係る不揮発メモリ115の構成を示す図である。
またFPGA114がデータを書き込む単位での不揮発メモリ115の構成について説明する。不揮発メモリ115の一部(メモリチップ301、302)は1024個の「エリア」から構成されている。つまり不揮発メモリ115は2048個の「エリア」から構成されている。「エリア」は、CPU112からの1回の指示によって、FPGA114が不揮発メモリ115にデータを書き込む領域である。FPGA114は不良管理テーブル218、219によって「エリア」を識別して管理する。
図5は本実施例に係る不揮発メモリ115の小エリア501の構成図である。
図6は本実施例に係るPage600の構成図である。Page600は、図4、5に示す「Page」と同等の領域であり、不揮発メモリ115内の領域である。Page600は、メインセクタ(main−sector)601〜604、及びスペアセクタ(spare−sector)605〜608から構成される。
図7は本実施例に係るスペアセクタ700の構成図である。スペアセクタ700は図6に記載のスペアセクタ605〜608と同等の領域であり、不揮発メモリ115内の領域である。スペアセクタ700は、Invalid領域701、論理セクタ(Logical−sector)702、Reserve領域703、705、ECC領域704、User領域706から構成される。
図8は本実施例に係るDie313のハード構成図である。他のDie314〜320もDie313と同様のハード構成である。
DEポート116はディスク107〜110に接続されている。同様にDEポート122もディスク107〜110に接続されている。
[2.7.ディスクアレイ装置100の復旧]
ディスクアレイ装置100が停電から復旧すると、FPGA114は不揮発メモリ115に退避したデータを揮発メモリ113に書き戻す。より具体的には、データ書き戻し部204が不揮発メモリ115に退避したデータを揮発メモリ113に書き戻す。CPU112は、データ書き戻し部204に対して、不揮発メモリ115に退避したデータを揮発メモリ113に書き戻すことを指示する。データ書き戻し部204は、不揮発メモリ115が保持するデータを、バッファ217を介して通信部201に転送する。そして通信部201は、CPU112を介して、そのデータを揮発メモリ113に転送する。
Claims (9)
- データを一時保存するための揮発メモリと複数のDieを有する不揮発メモリを有するコントローラが、前記不揮発メモリにおける不良領域を示す不良管理テーブルを参照して、該揮発メモリに保持されているデータを該不揮発メモリに退避させるバックアップ方法であって、
前記コントローラは、
前記不揮発メモリにおいて、該不揮発メモリに退避させる際に参照する前記不良管理テーブルに示されない不良領域を検出した場合、前記不良管理テーブルに該検出した不良領域を記録して、前記不良管理テーブルを更新し、
該更新した前記不良管理テーブルの情報に誤り検出符号を付加し、
該誤り検出符号を付加した前記不良管理テーブルを、前回格納した前記不良管理テーブルを削除しないように該不揮発メモリにおいて前記前回格納した前記不良管理テーブルが格納されているDieとは別のDieに格納し、
前記不揮発メモリに格納されている複数の前記不良管理テーブルのうち、各々の該管理テーブルに付加されている前記誤り検出符号を基に、誤りのない不良管理テーブルを参照して該揮発メモリに保持するデータを該不揮発メモリに退避させる
ことを特徴とするバックアップ方法。 - 請求項1に記載のバックアップ方法において、
前記コントローラは、前記不揮発メモリへ前記誤り検出符号を付加した前記不良管理テーブルを格納する際、該不良管理テーブルを複数回、前記不揮発メモリに書き込むことにより格納する
ことを特徴とするバックアップ方法。 - 請求項1または2に記載のバックアップ方法において、
前記コントローラは、前記揮発メモリに保持するデータを前記不揮発メモリに退避させる際、前記不揮発メモリに格納されている誤りのない前記不良管理テーブルのうち、格納世代が新しいものを参照して前記不揮発メモリへの退避処理を実行する
ことを特徴とするバックアップ方法。 - 請求項1から請求項3のいずれかに記載のバックアップ方法において、
前記不揮発メモリに格納されている前記複数の不良管理テーブルの格納世代を示す世代情報を、前記不揮発メモリと異なる記憶部に格納することを特徴とするバックアップ方法。 - 請求項1から請求項4のいずれかに記載のバックアップ方法において、
前記コントローラは、
第2の記憶部を有しており、
前記不揮発メモリに格納されている複数の前記不良管理テーブルのうち、各々の該管理テーブルに付加されている前記誤り検出符号を基に、誤りのない前記不良管理テーブルを前記第2の記憶部に記憶させておき、
停電発生時に、前記第2の記憶部に記憶されている前記不良管理テーブルを参照して、揮発メモリに保持されているデータを該不揮発メモリに退避させる
ことを特徴とするバックアップ方法。 - 請求項5に記載のバックアップ方法において、
前記コントローラが前記不良管理テーブルを前記第2の記憶部に記憶させるのは、復電時である
ことを特徴とするバックアップ方法。 - 揮発メモリと複数の記憶領域を有する不揮発メモリを有するコントローラが、前記不揮発メモリにおける不良領域を示す不良管理テーブルを参照して、該揮発メモリに保持されているデータを該不揮発メモリに退避させるバックアップ方法であって、
前記コントローラは、
前記不揮発メモリにおいて、該不揮発メモリに退避させる際に参照する前記不良管理テーブルに示されない不良領域を検出した場合、前記不良管理テーブルに該検出した不良領域を記録して、前記不良管理テーブルを更新し、
該更新した前記不良管理テーブルの情報に誤り検出符号を付加し、
該誤り検出符号を付加した前記不良管理テーブルを、前回格納した前記不良管理テーブルを削除しないように該不揮発メモリにおいて前記前回格納した前記不良管理テーブルが格納されているDieとは別のDieに格納し、
前記不揮発メモリに格納されている複数の前記不良管理テーブルのうち、各々の該管理テーブルに付加されている前記誤り検出符号を基に、誤りのない不良管理テーブルを参照して該揮発メモリに保持するデータを該不揮発メモリに退避させる
ことを特徴とするバックアップ方法。 - ディスクアレイ装置を制御するコントローラであって、
前記ディスクアレイ装置のデータを一時保存するための揮発メモリと、
複数のDieを有する不揮発メモリと、
前記不揮発メモリにおける不良領域を示す不良管理テーブルを参照して、該揮発メモリに保持されているデータを該不揮発メモリに退避させる制御部とを有し、
前記制御部は、
前記不揮発メモリにおいて、該不揮発メモリに退避させる際に参照する前記不良管理テーブルに示されない不良領域を検出した場合、前記不良管理テーブルに該検出した不良領域を記録して、前記不良管理テーブルを更新し、
該更新した前記不良管理テーブルの情報に誤り検出符号を付加し、
該誤り検出符号を付加した前記不良管理テーブルを、前回格納した前記不良管理テーブルを削除しないように該不揮発メモリにおいて前記前回格納した前記不良管理テーブルが格納されているDieとは別のDieに格納し、
前記不揮発メモリに格納されている複数の前記不良管理テーブルのうち、各々の該管理テーブルに付加されている前記誤り検出符号を基に、誤りのない不良管理テーブルを参照して該揮発メモリに保持するデータを該不揮発メモリに退避させる
ことを特徴とするコントローラ。 - ディスクアレイ装置と、
前記ディスクアレイ装置のデータを一時保存するための揮発メモリと、
複数のDieを有する不揮発メモリと、
前記不揮発メモリにおける不良領域を示す不良管理テーブルを参照して、該揮発メモリに保持されているデータを該不揮発メモリに退避させる制御部とを有し、
前記制御部は、
前記不揮発メモリにおいて、該不揮発メモリに退避させる際に参照する前記不良管理テーブルに示されない不良領域を検出した場合、前記不良管理テーブルに該検出した不良領域を記録して、前記不良管理テーブルを更新し、
該更新した前記不良管理テーブルの情報に誤り検出符号を付加し、
該誤り検出符号を付加した前記不良管理テーブルを、前回格納した前記不良管理テーブルを削除しないように該不揮発メモリにおいて前記前回格納した前記不良管理テーブルが格納されているDieとは別のDieに格納し、
前記不揮発メモリに格納されている複数の前記不良管理テーブルのうち、各々の該管理テーブルに付加されている前記誤り検出符号を基に、誤りのない不良管理テーブルを参照して該揮発メモリに保持するデータを該不揮発メモリに退避させる
ことを特徴とするディスクアレイシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/052145 WO2009098777A1 (ja) | 2008-02-08 | 2008-02-08 | バックアップ方法、格納方法、及びディスクアレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009098777A1 JPWO2009098777A1 (ja) | 2011-05-26 |
JP5398551B2 true JP5398551B2 (ja) | 2014-01-29 |
Family
ID=40951865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009552365A Expired - Fee Related JP5398551B2 (ja) | 2008-02-08 | 2008-02-08 | バックアップ方法、コントローラ、及びディスクアレイシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8074104B2 (ja) |
EP (1) | EP2249244B1 (ja) |
JP (1) | JP5398551B2 (ja) |
WO (1) | WO2009098777A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016009851A1 (de) | 2015-08-21 | 2017-02-23 | Fanuc Corporation | Numerische Steuereinheit |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5742362B2 (ja) * | 2011-03-28 | 2015-07-01 | 富士通株式会社 | 退避処理装置 |
US9158687B2 (en) * | 2013-03-04 | 2015-10-13 | Dot Hill Systems Corporation | Method and apparatus for processing fast asynchronous streams |
US10528264B2 (en) * | 2016-11-04 | 2020-01-07 | Samsung Electronics Co., Ltd. | Storage device and data processing system including the same |
US10649896B2 (en) * | 2016-11-04 | 2020-05-12 | Samsung Electronics Co., Ltd. | Storage device and data processing system including the same |
US10833703B2 (en) * | 2017-12-13 | 2020-11-10 | Canon Kabushiki Kaisha | DMA transfer apparatus, method of controlling the same, communication apparatus, method of controlling the same, and non-transitory computer-readable storage medium |
CN113711209A (zh) * | 2019-04-25 | 2021-11-26 | 日立安斯泰莫株式会社 | 电子控制装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06309234A (ja) * | 1993-02-15 | 1994-11-04 | Toshiba Corp | ディスク制御装置 |
JP2000122909A (ja) * | 1998-10-19 | 2000-04-28 | Hitachi Ltd | 不揮発性メモリを使用した外部記憶装置 |
WO2002054247A1 (fr) * | 2000-12-28 | 2002-07-11 | Sony Corporation | Enregistreur de donnees et procede d'enregistrement de donnees dans une memoire flash |
JP2004021811A (ja) * | 2002-06-19 | 2004-01-22 | Hitachi Ltd | 不揮発メモリを使用したディスク制御装置 |
JP2004102539A (ja) * | 2002-09-06 | 2004-04-02 | Hitachi Communication Technologies Ltd | 記憶装置 |
JP2007199977A (ja) * | 2006-01-26 | 2007-08-09 | Yokogawa Denshikiki Co Ltd | データ記憶装置及びデータ記憶方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0392895B1 (en) * | 1989-04-13 | 1995-12-13 | Sundisk Corporation | Flash EEprom system |
JPH04245072A (ja) * | 1991-01-31 | 1992-09-01 | Fujitsu Ltd | 媒体上にデ−タ管理情報領域を備えたディスク装置 |
GB2256735B (en) * | 1991-06-12 | 1995-06-21 | Intel Corp | Non-volatile disk cache |
JPH05346889A (ja) | 1992-06-15 | 1993-12-27 | Hitachi Ltd | キャッシュ制御方法およびキャッシュ制御装置 |
US5586291A (en) * | 1994-12-23 | 1996-12-17 | Emc Corporation | Disk controller with volatile and non-volatile cache memories |
JP3923563B2 (ja) | 1996-05-20 | 2007-06-06 | 株式会社東芝 | ディスクキャッシュシステム及びディスクキャッシュ方法 |
US6243795B1 (en) * | 1998-08-04 | 2001-06-05 | The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations | Redundant, asymmetrically parallel disk cache for a data storage system |
US6792518B2 (en) * | 2002-08-06 | 2004-09-14 | Emc Corporation | Data storage system having mata bit maps for indicating whether data blocks are invalid in snapshot copies |
JP2004310650A (ja) * | 2003-04-10 | 2004-11-04 | Renesas Technology Corp | メモリ装置 |
JP4239657B2 (ja) | 2003-04-16 | 2009-03-18 | パナソニック株式会社 | 電子機器 |
JP2006277395A (ja) * | 2005-03-29 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 情報処理装置及び情報処理方法 |
US7823621B2 (en) | 2005-06-13 | 2010-11-02 | Sintokogio, Ltd. | Method for making flaskless upper and lower molds, an apparatus therefor, and a method for placing a core |
JP4930555B2 (ja) * | 2009-07-09 | 2012-05-16 | 富士通株式会社 | 制御装置、制御方法およびストレージシステム |
-
2008
- 2008-02-08 WO PCT/JP2008/052145 patent/WO2009098777A1/ja active Application Filing
- 2008-02-08 JP JP2009552365A patent/JP5398551B2/ja not_active Expired - Fee Related
- 2008-02-08 EP EP08711024.3A patent/EP2249244B1/en active Active
-
2010
- 2010-08-03 US US12/849,354 patent/US8074104B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06309234A (ja) * | 1993-02-15 | 1994-11-04 | Toshiba Corp | ディスク制御装置 |
JP2000122909A (ja) * | 1998-10-19 | 2000-04-28 | Hitachi Ltd | 不揮発性メモリを使用した外部記憶装置 |
WO2002054247A1 (fr) * | 2000-12-28 | 2002-07-11 | Sony Corporation | Enregistreur de donnees et procede d'enregistrement de donnees dans une memoire flash |
JP2004021811A (ja) * | 2002-06-19 | 2004-01-22 | Hitachi Ltd | 不揮発メモリを使用したディスク制御装置 |
JP2004102539A (ja) * | 2002-09-06 | 2004-04-02 | Hitachi Communication Technologies Ltd | 記憶装置 |
JP2007199977A (ja) * | 2006-01-26 | 2007-08-09 | Yokogawa Denshikiki Co Ltd | データ記憶装置及びデータ記憶方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016009851A1 (de) | 2015-08-21 | 2017-02-23 | Fanuc Corporation | Numerische Steuereinheit |
US10042712B2 (en) | 2015-08-21 | 2018-08-07 | Fanuc Corporation | Numerical controller |
Also Published As
Publication number | Publication date |
---|---|
US8074104B2 (en) | 2011-12-06 |
WO2009098777A1 (ja) | 2009-08-13 |
JPWO2009098777A1 (ja) | 2011-05-26 |
EP2249244B1 (en) | 2014-12-17 |
EP2249244A4 (en) | 2013-12-11 |
US20100299565A1 (en) | 2010-11-25 |
EP2249244A1 (en) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5466953B2 (ja) | バックアップ方法及びディスクアレイシステム | |
JP5398551B2 (ja) | バックアップ方法、コントローラ、及びディスクアレイシステム | |
US7739544B2 (en) | Disk array system and rebuild method thereof | |
US8826098B2 (en) | Data signatures to determine successful completion of memory backup | |
US8448047B2 (en) | Storage device, storage control device, data transfer intergrated circuit, and storage control method | |
US8838918B2 (en) | Information processing apparatus and data backup method | |
CN102662790B (zh) | 维持固态存储系统中的数据冗余的系统和方法 | |
JP3682256B2 (ja) | ディスクアレイ装置及び同装置におけるパリティ処理方法 | |
US9575844B2 (en) | Mass storage device and method of operating the same to back up data stored in volatile memory | |
JP5286956B2 (ja) | 制御方法、ディスクアレイ装置 | |
US8819522B2 (en) | Storage device array system, information processing apparatus, storage device array control method, and program | |
US6816981B2 (en) | Disk array device including a memory with backup power supply and method thereof | |
JP2008204041A (ja) | ストレージ装置及びデータ配置制御方法 | |
CN101923446B (zh) | 存储阵列辅助架构 | |
JP2004021989A (ja) | データをバックアップする方法 | |
JP5579431B2 (ja) | ソリッド・ステート・ドライブ装置および平準化管理情報の退避・回復方法 | |
JP5691311B2 (ja) | 退避処理装置、退避処理方法および退避処理プログラム | |
JP2005107839A (ja) | アレイコントローラ及びディスクアレイ再構築方法 | |
JP5360287B2 (ja) | データ制御方法およびシステム | |
JP5913078B2 (ja) | ディスクアレイシステム、データ復旧方法、および、データ復旧プログラム | |
JP3590015B2 (ja) | ディスクアレイ装置および冗長データをもつ論理ドライブの一貫性回復方法 | |
CN109634785B (zh) | 一种兼容nvdimm-p的nvdimm-n装置和方法 | |
WO2005121960A1 (en) | Operating a storage component | |
US8732414B2 (en) | Control device, controller module, and control method | |
JP2008217811A (ja) | 不揮発メモリを使用したディスク制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121107 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5398551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |