JP5360287B2 - データ制御方法およびシステム - Google Patents
データ制御方法およびシステム Download PDFInfo
- Publication number
- JP5360287B2 JP5360287B2 JP2012241365A JP2012241365A JP5360287B2 JP 5360287 B2 JP5360287 B2 JP 5360287B2 JP 2012241365 A JP2012241365 A JP 2012241365A JP 2012241365 A JP2012241365 A JP 2012241365A JP 5360287 B2 JP5360287 B2 JP 5360287B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- nonvolatile memory
- error
- transferred
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は本実施例に係るディスクアレイ装置100の構成図である。
ディスクアレイ装置100は電源ユニット(power supply unit)101、102、バックアップユニット(backup unit)103、104、CM
(controller module)105、106、ディスク(disk)107、108、109、110から構成されている。
CM105、106はホストコンピュータ(図示せず)からの書き込み/読み出し命令により、ディスク107〜110にアクセスし、データの書き込み/読み出しを実行する。
外部電源(external source)は電源ユニット101、102を介して、ディスクアレイ装置100に電力を供給する。ディスクアレイ装置100は電源ユニット101、102の二つのAC/DC電源ユニットを有している。これは一方の電源ユニットが故障してもディスクアレイ装置100に外部電源から電力を供給するためである。つまりディスクアレイ装置100は電源ユニット101、102の冗長構成をとることによって、ディスクアレイ装置100は電源ユニットにおける障害に対応することができる。また電源ユニット101、102はスタンバイ電源とシステム電源を生成している。スタンバイ電源はディスクアレイ装置100を起動するために必要最小限の電力を供給する5V(ボルト)の電源である。システム電源はディスクアレイ装置100を運転するために必要な電力を供給する12V(ボルト)電源である。ディスクアレイ装置100が通常運用していない場合は電力を削減するため、電源ユニット101、102はスタンバイ電源のみ出力し、ディスクアレイ装置100は待機状態となっている。ディスクアレイ装置100が通常運用時である場合、電源ユニット101、102はスタンバイ電源とシステム電源を出力する。そして電源ユニット101、102はバックアップユニット103、104に外部電源から電力を供給し、充電している。
停電が発生して外部電源からディスクアレイ装置100への電力供給がなくなると、電源ユニット101はシステム電源を断つことをCM105に通知する。同様に電源ユニット102はシステム電源を断つことをCM106に通知する。
CM105、106それぞれに搭載する制御回路(control circuit)111、117は、電源ユニット101、102に外部電源から供給がないことを判別する。そして制御回路111、117は、CPU112、118に停電状態であることを通知する電源ユニット101、102の電圧低下に伴い、バックアップユニット103、104から電力供給される。バックアップユニット103はCM105に電力を供給し、バックアップユニット104はCM106に電力を供給する。
またディスクアレイ装置100は、バックアップユニット103、104も冗長構成をとっている。本実施例におけるバックアップユニット103はCM105に電力を供給する。バックアップユニット103はCM106に電力を供給しない。また本実施例におけるバックアップユニット104はCM106に電力を供給する。バックアップユニット104はCM105に電力を供給しない。本実施例におけるディスクアレイ装置100では、バックアップユニット103がCM105に電力を供給し、バックアップユニット104がCM106に電力を供給する。これはバックアップユニット103、104それぞれがCM105、106に供給する電力量は大きい。つまりバックアップユニット103、104の双方がCM105、106に電力を供給する構成にすると以下の問題ある。バックアップユニット103、104のいずれか一方のバックアップユニットが故障してCM105、106に電力供給できなくなると、残りのバックアップユニット1つだけではCM105、106の両方に一度に十分に電力を供給できない。その結果CM105、106の両方が電力不足で揮発メモリ113、119に保持するデータを不揮発メモリ115、121に退避できなくなってしまう。そのため本実施例ではバックアップユニット103、104のいずれかが故障しても残りのバックアップユニットが対応するCMに確実に電力を供給できるように、バックアップユニット103、104とCM105、106は1対1の対応関係に接続する。
本実施例に係るCM105は制御回路111、CPU(central processingunit)112、揮発メモリ(volatile memory)113、FPGA(Field Programmable Gate Array)114、不揮発メモリ(nonvolatile memory)115、DEポート(DE port)116から構成されている。なおDEはドライブエンクロージャーの略称である。同様にしてCM105は制御回路117、CPU118、揮発メモリ119、FPGA120、不揮発メモリ121、DEポート122から構成されている。なお具体的には、本実施例において揮発メモリ113、119はキャッシュメモリであり、不揮発メモリ115、121はNAND型フラッシュメモリである。
通常運転時、外部電源は電源ユニット101、102を介してそれぞれ、制御回路111、117に電力を供給する。電源ユニット101、102はスタンバイ電源とシステム電源を生成している。また停電時には、外部電源は、電源ユニット101、102に電力を供給できない。そのためバックアップユニット103、104はそれぞれ、制御回路111、119に電力を供給する。CM105、106を構成する搭載ユニット(制御回路111、117、CPU112、118、揮発メモリ113、119、FPGA114、120、不揮発メモリ115、121、DEポート116、122)は電源ラインに接続されており、電源ラインによって電力供給されている。
CPU112は、CM105が実行する処理を制御するユニットである。同様にCPU118も、CM105が実行する処理を制御するユニットである。CPU112は、DEポート116を介して、ホストコンピュータから書き込み命令のあったデータをディスク107〜110に書き込む制御を行う。CPU112がデータを書き込む先は、ホストコンピュータからの書き込み命令に応じて、ディスク107〜110のすべての場合もあれば、ディスク107〜110のうちの一部分の場合もある。またCPU112は、DEポート116を介して、ホストコンピュータから読み出し命令のあったデータをディスク107〜110から読み出す制御を行う。同様にしてCPU118は、DEポート122を介して、ホストコンピュータから書き込み命令のあったデータをディスク107〜110に書き込む制御を行う。CPU118がデータを書き込む先は、ホストコンピュータからの書き込み命令に応じて、ディスク107〜110のすべての場合もあれば、ディスク107〜110のうちの一部分の場合もある。またCPU118は、DEポート122を介して、ホストコンピュータから読み出し命令のあったデータをディスク107〜110から読み出す制御を行う。
揮発メモリ113は、ホストコンピュータから書き込み命令のあったデータ、又はホストコンピュータから読み出し命令のあったデータを一時的に保持する。CM105は、揮発メモリ113にデータを書き込んだ段階で、ホストコンピュータに完了応答する。CM105は揮発メモリ113を有することによって、ホストコンピュータの動作とは非同期に揮発メモリ113上のデータをディスク107〜110に書き込むいわゆるライトバック動作を行うことができ、高速にデータ処理をすることができる。
図2は本実施例に係るFPGA114のハードブロック図である。
FPGA114は、通信部(PCL)201、データ転送部(TRN)202、203、データ書き戻し部(RCV)204、通信情報管理部(DQR)205、テーブル管理部(TBM)206、207、転送制御部(UCE)208、209、メモリ制御部(ONC)210、211、データ変換制御部(NFC)212、213から構成されている。FPGA120も同様の構成をしている。以下、FPGA114のハード構成について説明する。
通信部201は、PCI−Xインターフェース214の制御を行う。そして通信部201は、CPU112とFPGA114のデータ転送の制御を行う。FPGA114は、PCI−Xインターフェース214を用いて、CPU112とデータの転送を行う。通信部201は、CPU112とFPGA114との間でのデータ転送で発生したエラーを検出する。また通信部201は、CPU112から揮発メモリ113内のデータを不揮発メモリ115に退避する指示を受信する。
CM105への電力供給が外部電源からバックアップユニット103に切り替わった場合、データ転送部202、203は揮発メモリ113に保持するデータを不揮発メモリ115に転送制御を実行する。データ転送部202、203は通信部201を介して、CPU112からデータ退避の指示を受信し、データ転送部202、203はデータの転送制御を実行する。
(「Page」)は、指定したエリア内において直前に書き込み完了したPageデータを格納するために用いたデータバッファとは異なるデータバッファに対応付けられた領域
(「Page」)である。データバッファはDie313〜320が有するデータバッファである。データ転送部202が最後のPageデータであると判別する場合には(ステップS1106 YES)、データ転送部202は処理を終了する。
データ書き戻し部204は、復電時に不揮発メモリ115から揮発メモリ113にデータを転送する制御を行う。
通信情報管理部205は、データ転送部202、203、及びデータ書き戻し部204の処理制御に使用する通信情報を保持する。データ転送部202、203、及びデータ書き戻し部204は、通信情報管理部205から通信情報を読み出して、それぞれの処理制御を実行する。
テーブル管理部206は、不良管理テーブル218の制御を行う。
図9は本実施例にかかる不良管理テーブル218の一例である。
転送制御部208、209は、不揮発メモリ115へのコマンド(CMD)発行制御を行う。本実施例において転送制御部の数は転送制御部208、209の2つであり、これは不揮発メモリ115へデータを転送するバス(bus)の数と対応している。
メモリ制御部210、211は不揮発メモリ115のインターフェースの制御を行う。メモリ制御部210、211は、不揮発メモリ115へデータの書き込み、不揮発メモリ115からデータの読み出しを行う。メモリ制御部210、211は、不揮発メモリ115の処理を制御することによって、不揮発メモリ115へデータの書き込み、不揮発メモリ115からデータの読み出しを行う。
データ変換制御部212、213は、不揮発メモリ115のIPの制御を行う。データ変換制御部212、213は、揮発メモリ113と不揮発メモリ115のデータの整合性をとる処理を実行する。データ変換制御部212は、データ転送部202からデータを受信すると、データを不揮発メモリ115に格納可能な形式に変換してメモリ制御部210へ転送する。またデータ変換制御部212は、メモリ制御部210からデータを受信すると、データを揮発メモリ113に格納可能な形式に変換してデータ書き戻し部204に転送する。同様にしてデータ変換制御部213は、データ転送部203からデータを受信すると、データを不揮発メモリ115に格納可能な形式に変換してメモリ制御部211へ転送する。またデータ変換制御部213は、メモリ制御部211からデータを受信すると、データを揮発メモリ113に格納可能な形式に変換してデータ書き戻し部204に転送する。
次に本実施例において、揮発メモリ113が保持しているデータを退避するための不揮発メモリ115、121について説明する。
図3は本実施例に係る不揮発メモリ115の構成を示す図である。
(ハード構成の単位)である。本実施例において、「Page」は2kByteである。図6はDie313のハード構成の図である。Die313の不揮発メモリアレイ810は図4に記載の2048個の「Block0〜Block2047」である。そのため不揮発メモリ115は不揮発メモリアレイを16個備えている。そしてDie313〜320それぞれが2つのデータバッファ(図6に記載のデータバッファ805、806など)を備えているので、不揮発メモリ115は32個のデータバッファを備えている。そしてDie313のステートマシン807がFPGA114から転送されたデータ(Pageデータ)を不揮発メモリアレイ810に格納する。他のDie314〜320もステートマシンを有しており、それらのステートマシンがDie314〜320それぞれが備える不揮発メモリアレイに、FPGA114から転送されたデータ(Pageデータ)を格納する。
またFPGA114がデータを書き込む単位での不揮発メモリ115の構成について説明する。不揮発メモリ115の一部(メモリチップ301、302)は1024個の「エリア」から構成されている。つまり不揮発メモリ115は2048個の「エリア」から構成されている。「エリア」は、CPU112からの1回の指示によって、FPGA114が不揮発メモリ115にデータを書き込む領域である。FPGA114は不良管理テーブル218、219によって「エリア」を識別して管理する。
図5は本実施例に係る不揮発メモリ115の小エリア501の構成図である。
図6は本実施例に係るPage600の構成図である。Page600は、図4、5に示す「Page」と同等の領域であり、不揮発メモリ115内の領域である。Page600は、メインセクタ(main−sector)601〜604、及びスペアセクタ(spare−sector)605〜608から構成される。
図7は本実施例に係るスペアセクタ700の構成図である。スペアセクタ700は図6に記載のスペアセクタ605〜608と同等の領域であり、不揮発メモリ115内の領域である。スペアセクタ700は、Invalid領域701、論理セクタ(Logical−sector)702、Reserve領域703、705、ECC領域704、User領域706から構成される。
図8は本実施例に係るDie313のハード構成図である。他のDie314〜320もDie313と同様のハード構成である。
DEポート116はディスク107〜110に接続されている。同様にDEポート122もディスク107〜110に接続されている。
DEポート116は、DE(ドライブエンクロージャー)を拡張するためのポートである。本実施例ではDEポート116は、最大9個のDEをカスケード接続で多段接続することができる。1つのDEには例えば6本のディスクを接続することができる。そのためDEポート116は、DEを介して、最大で120本のディスクを接続することができる。本実施例では代表して、DEポート116に接続されるディスク107〜110を記載している。
ディスクアレイ装置100が停電から復旧すると、FPGA114は不揮発メモリ115に退避したデータを揮発メモリ113に書き戻す。より具体的には、データ書き戻し部204が不揮発メモリ115に退避したデータを揮発メモリ113に書き戻す。CPU112は、データ書き戻し部204に対して、不揮発メモリ115に退避したデータを揮発メモリ113に書き戻すことを指示する。データ書き戻し部204は、不揮発メモリ115が保持するデータを、バッファ217を介して通信部201に転送する。そして通信部201は、CPU112を介して、そのデータを揮発メモリ113に転送する。
101・・・電源ユニット
102・・・電源ユニット
103・・・バックアップユニット
104・・・バックアップユニット
105・・・コントローラモジュール(CM)
106・・・コントローラモジュール(CM)
107・・・ディスク
108・・・ディスク
109・・・ディスク
110・・・ディスク
111・・・制御回路
112・・・CPU
113・・・不揮発メモリ
114・・・FPGA
115・・・不揮発メモリ
116・・・DEポート
117・・・制御回路
118・・・CPU
119・・・揮発メモリ
120・・・FPGA
121・・・不揮発メモリ
122・・・DEポート
201・・・通信部
202・・・データ転送部
203・・・データ転送部
204・・・データ書き戻し部
205・・・通信情報管理部
206・・・テーブル管理部
207・・・テーブル管理部
208・・・転送制御部
209・・・転送制御部
210・・・メモリ制御部
211・・・メモリ制御部
212・・・データ変換制御部
213・・・データ変換制御部
214・・・PCI−Xインターフェース
215・・・バッファ
216・・・バッファ
217・・・バッファ
218・・・不良管理テーブル
219・・・不良管理テーブル
220・・・レジスタ
Claims (14)
- 揮発メモリに一時保持されたデータを不揮発メモリに退避するコントローラによるデータ制御方法であって、
前記コントローラが、
前記揮発メモリに保持されたデータに基づいて該データの誤り確認用データを生成し、
前記揮発メモリに保持されたデータを前記生成された誤り確認用データと共に前記不揮発メモリに転送し、
前記不揮発メモリにおける指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元可能な場合は前記不揮発メモリに転送された前記誤り確認用データを前記不揮発メモリに転送したときとは異なる内容に変更する、
ことを特徴とするデータ制御方法。 - 前記コントローラは、
前記不揮発メモリにおける指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元できない場合は前記指定の記憶領域にエラーがあることを示す情報を管理情報に記録する、
ことを特徴とする請求項1に記載のデータ制御方法。 - 前記コントローラは、
前記不揮発メモリにおける前記指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元できない場合は前記指定の記憶領域にエラーがあることを示す情報を管理情報に記録すると共に、前記不揮発メモリにおける前記指定の記憶領域とは別の記憶領域を前記揮発メモリに保持されたデータの書き込み先に指定する、
ことを特徴とする請求項2に記載のデータ制御方法。 - 前記管理情報は、前記不揮発メモリにおける記憶領域ごとにデバイス壊れ以外のエラーの有無を示す第1情報とデバイス壊れエラーの有無を示す第2情報とを含み、
前記コントローラは、
前記不揮発メモリにおける前記指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元できない場合は該エラーがデバイス壊れに起因するものか否かに応じて前記管理情報における前記指定の記憶領域に対応する第1情報または第2情報をエラーがあることを示す情報に変更する、
ことを特徴とする請求項2または3に記載のデータ制御方法。 - 前記コントローラは、
前記不揮発メモリに書き込まれたデータを前記揮発メモリに転送する際に、前記転送され前記不揮発メモリに書き込まれた誤り確認用データと前記不揮発メモリから転送される前記データに基づいて生成された誤り確認用データとに基づいて前記不揮発メモリから転送される前記データの誤りを確認する、
ことを特徴とする請求項1乃至4のいずれか1項に記載のデータ制御方法。 - 前記コントローラは、
停電時に前記揮発メモリに保持されたデータを前記不揮発メモリに転送し、
復電時に前記不揮発メモリに転送されたデータを前記揮発メモリに転送する、
ことを特徴とする請求項5に記載のデータ制御方法。 - 揮発メモリと、
不揮発メモリと、
コントローラとを有し、
前記コントローラは、
前記揮発メモリに保持されたデータに基づいて該データの誤り確認用データを生成し、
前記揮発メモリに保持されたデータを前記生成された誤り確認用データと共に前記不揮発メモリに転送し、
前記不揮発メモリにおける指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元可能な場合は前記不揮発メモリに転送された前記誤り確認用データを前記不揮発メモリに転送したときとは異なる内容に変更する、
ことを特徴とするシステム。 - 前記コントローラは、
前記不揮発メモリにおける指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元できない場合は前記指定の記憶領域にエラーがあることを示す情報を管理情報に記録する、
ことを特徴とする請求項7に記載のシステム。 - 前記コントローラは、
前記不揮発メモリにおける前記指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元できない場合は前記指定の記憶領域にエラーがあることを示す情報を管理情報に記録すると共に、前記不揮発メモリにおける前記指定の記憶領域とは別の記憶領域を前記揮発メモリに保持されたデータの書き込み先に指定する、
ことを特徴とする請求項8に記載のシステム。 - 前記管理情報は、前記不揮発メモリにおける記憶領域ごとにデバイス壊れ以外のエラーの有無を示す第1情報とデバイス壊れエラーの有無を示す第2情報とを含み、
前記コントローラは、
前記不揮発メモリにおける前記指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元できない場合は該エラーがデバイス壊れに起因するものか否かに応じて前記管理情報における前記指定の記憶領域に対応する第1情報または第2情報をエラーがあることを示す情報に変更する、
ことを特徴とする請求項8または9に記載のシステム。 - 前記コントローラは、
前記不揮発メモリに書き込まれたデータを前記揮発メモリに転送する際に、前記転送され前記不揮発メモリに書き込まれた誤り確認用データと前記不揮発メモリから転送される前記データに基づいて生成された誤り確認用データとに基づいて前記不揮発メモリから転送される前記データの誤りを確認する、
ことを特徴とする請求項7乃至10のいずれか1項に記載のシステム。 - 前記コントローラは、
停電時に前記揮発メモリに保持されたデータを前記不揮発メモリに転送し、
復電時に前記不揮発メモリに転送されたデータを前記揮発メモリに転送する、
ことを特徴とする請求項11に記載のシステム。 - 外部電源から供給される電力を基に前記コントローラに電力を供給する電源ユニットと、
前記電源ユニットにより充電され、前記停電時に前記コントローラに電力を供給するコンデンサを有する、
ことを特徴とする請求項12に記載のシステム。 - 複数のディスクを有し、
前記コントローラは、
外部装置から受信したデータを前記揮発メモリに格納し、
前記揮発メモリに前記データを格納したときに前記外部装置に処理完了を通知し、
前記揮発メモリに格納されたデータを前記複数のディスクのうちの1または複数のディスクに転送する、
ことを特徴とする請求項7乃至13のいずれか1項に記載のシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012241365A JP5360287B2 (ja) | 2012-10-31 | 2012-10-31 | データ制御方法およびシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012241365A JP5360287B2 (ja) | 2012-10-31 | 2012-10-31 | データ制御方法およびシステム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009552364A Division JP5466953B2 (ja) | 2008-02-08 | 2008-02-08 | バックアップ方法及びディスクアレイシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013033507A JP2013033507A (ja) | 2013-02-14 |
JP5360287B2 true JP5360287B2 (ja) | 2013-12-04 |
Family
ID=47789294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012241365A Active JP5360287B2 (ja) | 2012-10-31 | 2012-10-31 | データ制御方法およびシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5360287B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0618535B1 (en) * | 1989-04-13 | 1999-08-25 | SanDisk Corporation | EEPROM card with defective cell substitution and cache memory |
JPH06309234A (ja) * | 1993-02-15 | 1994-11-04 | Toshiba Corp | ディスク制御装置 |
JPH09305328A (ja) * | 1996-05-13 | 1997-11-28 | Fujitsu Ltd | ディスクアレイ装置 |
JP2002169660A (ja) * | 2000-09-19 | 2002-06-14 | Matsushita Electric Ind Co Ltd | データ記憶アレイ装置、その制御方法、プログラム記録媒体及びプログラム |
TW539950B (en) * | 2000-12-28 | 2003-07-01 | Sony Corp | Data recording device and data write method for flash memory |
JP4391170B2 (ja) * | 2003-09-05 | 2009-12-24 | 株式会社日立製作所 | データ転送装置の制御方法、データ転送回路、及びディスクアレイ装置 |
JP4391954B2 (ja) * | 2005-02-18 | 2009-12-24 | 富士通株式会社 | ファイル制御システムおよびファイル制御装置 |
JP2007199977A (ja) * | 2006-01-26 | 2007-08-09 | Yokogawa Denshikiki Co Ltd | データ記憶装置及びデータ記憶方法 |
-
2012
- 2012-10-31 JP JP2012241365A patent/JP5360287B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013033507A (ja) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5466953B2 (ja) | バックアップ方法及びディスクアレイシステム | |
US8448047B2 (en) | Storage device, storage control device, data transfer intergrated circuit, and storage control method | |
TWI524183B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
US8230161B2 (en) | Data backup method for a flash memory and controller and storage system using the same | |
JP5525605B2 (ja) | フラッシュメモリモジュール | |
US8838918B2 (en) | Information processing apparatus and data backup method | |
JP5353887B2 (ja) | ディスクアレイ装置の制御ユニット、データ転送装置及び復電処理方法 | |
JP2013061799A (ja) | 記憶装置、記憶装置の制御方法およびコントローラ | |
US8074104B2 (en) | Controlling apparatus and controlling method | |
JP2010015195A (ja) | 記憶制御装置及び記憶制御方法 | |
JP4930556B2 (ja) | 退避処理装置、退避処理方法およびストレージシステム | |
CN111831476A (zh) | 控制raid系统的操作的方法 | |
JP5579431B2 (ja) | ソリッド・ステート・ドライブ装置および平準化管理情報の退避・回復方法 | |
JP2010086009A (ja) | 記憶装置およびメモリ制御方法 | |
CN111221750B (zh) | 固态储存装置的数据处理方法 | |
JP2007305105A (ja) | メモリコントローラ | |
JP5691311B2 (ja) | 退避処理装置、退避処理方法および退避処理プログラム | |
JP5360287B2 (ja) | データ制御方法およびシステム | |
JP2010122898A (ja) | 追記型メモリデバイス | |
JP2000047832A (ja) | ディスクアレイ装置、及びそのデータ制御方法 | |
CN110928480B (zh) | 固态储存装置的数据处理方法 | |
JP2008217811A (ja) | 不揮発メモリを使用したディスク制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5360287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |