JPH02234479A - 超伝導素子とその製造方法 - Google Patents

超伝導素子とその製造方法

Info

Publication number
JPH02234479A
JPH02234479A JP1055307A JP5530789A JPH02234479A JP H02234479 A JPH02234479 A JP H02234479A JP 1055307 A JP1055307 A JP 1055307A JP 5530789 A JP5530789 A JP 5530789A JP H02234479 A JPH02234479 A JP H02234479A
Authority
JP
Japan
Prior art keywords
superconductor
protrusion
film
substrate
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1055307A
Other languages
English (en)
Other versions
JP2973423B2 (ja
Inventor
Ichiro Ishida
一郎 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1055307A priority Critical patent/JP2973423B2/ja
Publication of JPH02234479A publication Critical patent/JPH02234479A/ja
Application granted granted Critical
Publication of JP2973423B2 publication Critical patent/JP2973423B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超伝導弱結合部を有する超伝導素子とその製造
方法に関する。
〔従来の技術〕
従来の超伝導弱結合部を有する超伝導素子としては超伝
導膜の一部に微細加工技術でくびれを形成したもの(ブ
リッジ素子ましくは近接効果素子)や超伝導体の一部を
先鋭化し、他の超伝導体平面に点接触させたもの(ポイ
ントコンタクト)が知られている.これらの超伝導弱結
合部を有する超伝導素子の製造方法はりソグラフィ技術
を用いていた.すなわち、超伝導体,上に形成したマス
夕を用いて超伝導体の一部を選択的にエッチングし微細
加工を行っていた。又ポイントコンタクト状のものは、
超伝導体の一部を先鋭化して微小領域を規定し、他の超
伝導体平面に接触させていた。
〔発明が解決しようとする課題〕
超伝導弱結合部の特徴的寸法は材料の超伝導体のコヒー
レンス長程度となり、数+nm〜数nmとなる。その結
果従来構造の超伝導弱結合部を、従来の製造方法で実現
するためには、現在半導体素子製造技術で使われている
最先端技術を用いても、基板上に制御性良く均一性の高
い超伝導素子を形成する事は困難であった。
本発明の目的は、従来技術でも十分余裕のある微細加工
技術を適用する事が可能となり、基板上に制御性良く均
一性の高い超伝導素子を形成する事を可能とする弱結合
部を用いた超伝導素子及びその製造方法を提供する事に
ある。
〔課題を解決するための手段〕
本願第1の発明の超伝導素子は、超伝導体の一部に超伝
導弱結合部を有する超伝導素子において、超伝導素子が
形成される基板上に頂上に平面をもたない凸部を有し、
該凸部の頂上に弱結合部が設けられているというもので
ある。
又、本願第2の発明の超伝導素子の製造方法は、超伝導
素子が形成される基板上に、頂上が平面でない凸部を形
成する工程と、全面に超伝導体膜を凸部の高さ以上の厚
さに形成する工程と、前記超伝導体膜をその表面を平坦
化することにより前記凸部で薄くして弱結合部を形成す
る工程とを有するというものである。
更に、本願第3の発明の超伝導素子の製造方法は、頂上
に平面をもたない凸部を有する第一の超伝導体を準備す
る工程と、該凸部を被覆する絶縁膜を形成する工程と、
該絶縁膜表面を平坦化し、前記第一の超伝導体の凸部の
一部を露出する工程と、第二の超伝導体からなる膜を形
成して前記露出部をおおい前記第一の超伝導体と接触さ
せて弱結合部を形成する工程とを有するというものであ
る。
〔作用〕
本願第1の発明においては、超伝導素子が形成される基
板上に、頂上部に平面をもたない凸部が設けられている
。そうしてこの凸部を被覆するように超伝導体膜を配置
し、超伝導体膜表面の凸部の程度を緩和する(平坦化)
と、基板凸部の頂上では超伝導体の膜厚がうすくなり、
弱結合部が凸部の頂上に配置される。超伝導体は凸部以
下の領域では凸部の高さに対応する厚さを有し、超伝導
配線として用いられ、凸部の部分にのみ選択的に弱結合
部が配置される。弱結合の程度は超伝導体の凸部の緩和
程度を制御する事で基板全面一括して行う事ができる。
その結果プロセス余裕の少ない微細加工技術を必要とせ
ず、基板全面に、制御性良く均一性の高い超伝導素子を
形成する事ができる。
本願第2の発明の超伝導素子の製造法によれば基板上に
凸部を形成し次に基板全面に超伝導体を堆積する。超伝
導体膜の厚さは基板上凸部の高さ以上であるため、超伝
導体膜は凸部を被覆し、且つ凸部に対応した部分で盛り
上がる。次の工程で超伝導体膜表面を平坦化すると盛り
上った部分の超伝導体が除去され、凸部に対応した部分
に膜厚の薄い超伝導体領域が形成される。すなわち、基
板の凸部に対応した部分に超伝導弱結合部が形成される
。弱結合の程度は超伝導体表面の平坦度を制御する事で
基板全面を一括して行う事ができる。その結果、プロセ
ス余裕の少ない微細加工技術を必要とせず基板全面に制
御性良く均一性の高い超伝導素子を形成する事ができる
本願第3の発明の超伝導素子の製造方法によれば第一の
超伝導体表面の一部に凸部を形成し、その凸部を絶縁膜
で被覆する。その結果、絶縁膜表面にも、前述の凸部に
対応して凸部が形成される.その後絶縁膜表面を平坦化
していくと、絶縁膜表面の凸部が緩和され、第一の超伝
導体表面の凸部に膜厚の薄い絶縁膜領域が形成される。
最終的には第一の超伝導体表面の凸部の頂上が露出する
.しかる後にその露出部を被覆するように第二の超伝導
体からなる膜を形成すると、第一の超伝導体と、第二の
超伝導体は露出部でのみ接触する。すなわち、弱結合部
が形成され、弱結合の程度は絶縁膜の平坦度を制御する
事で基板全面を一括して行う事ができる。その結果プロ
セス余裕の少ない微細加工技術を必要とせず、基板全面
に制御性良く均一性の高い超伝導素子を形成する事がで
きる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本願第1の発明の一実施例を示す超伝導素子チ
ップの断面図である。
例えばシリコン基板101上に一例として膜厚300n
mのニオブ膜を設けグランドプレーン102とした。グ
ランドブレーン102の主表面上に例えば二酸化シリコ
ンの層間絶縁膜103が膜厚200nmで全面に設けら
れている。二酸化シリコン層間絶縁膜103の一部に例
えば二酸化シリコンの突起部104が配置されている。
突起部104の高さは例えば200nmである。層間絶
縁膜103上に例えばニオブの超伝導体膜105が設け
られた.ニオブの主表面はほぼ平坦であり、突起部10
4の頂点上での膜厚に約10nmであり、この部分に弱
結合部106が実現できる.すなわち、大きなプロセス
余裕度をもって基板全面に制御性良く均一性の高い超伝
導素子が得られる. 第2図(a)〜(b)は本願第2の発明の一実施例を説
明するための工程順に配置した超伝導素子チップの断面
図である。例えばシリコン基板201上に一例として膜
厚300nmのニオブ膜でグランドプレーン202を形
成し、更にグランドプレーン上に重ねて例えば膜厚30
0nmの二酸化シリコン層間絶縁膜203を形成する(
第2図(a))。次にフォトレジスト,例えばシプレー
社製AZ1300をエッチングマスク207に用いて眉
間絶縁M203の加工を行う。エッチング条件の一例を
示すとCHF3 (流量15SCCM)と02 〔流量
8.63CCM)の混合ガスを用いてガス圧を3。OP
aとし、電力密度0.05W/cm2でプラズマ放電さ
せる。
その結果、二酸化シリコンは等方的にエッチングされ、
エッチングマスク207の端からアンダーカット状にエ
ッチイングが進行する(第2図(b))。エッチングマ
スク207をアセトンで除去した後、例えば超伝導体膜
205としてニオブを厚さ250nmにスパッタ法によ
り堆積する。その結果、層間絶縁膜203の突起部を反
映して超伝導体膜205表面に突起部が生じる(第2図
(C))。その後例えばシプレー社製レジスタAZ12
70を厚さlnmに塗布しレジスト表面を平坦化してエ
ッチバックを行なう。
CF4  (503CCM)、ガス圧2Pa、電力密度
0.05W/cm2の条件下でレジストと二オブのエッ
チングレートを等しくし層間絶縁膜の突起が露出する直
前にエッチングを停止する(第2図(d))。突起上の
超伝導体の厚さは約10nmで弱結合部が形成される。
この結果プロセス余裕度の少ない微細加工技術を必要と
せず大きなプロセス余裕をもって、基板全面に制御性良
く均−性の高い超伝導素子が形成できる。
第3図(a)〜(d)は本願第3の発明の一実施例を説
明するための工程順に配置した超伝導素子チップの断面
図である。
シリコン基板301上に例えばニオブを用いたグランド
ブレーン302を形成し、その上に例えば二酸化シリゴ
ンより成る膜厚300nmの第1の層間絶縁膜303形
成する。次に、第1の層間絶縁膜303上に例えばニオ
ブを用いて第1の超伝導体膜308を形成する。ニオブ
膜厚は500nmとし、例えばシプレー社製A2130
0をエッチングマスクに用いてニオブの等方的エッチン
グを行なう.エッチング条件はCF4ガス流量50SC
CM、ガス圧20Pa、電力密度0.05W/cm2で
ある。その結果、残り膜厚200nm,高さ300nm
の突起3o9が形成される(第3図(a))。次に第1
の超伝導体膜308上に例えば二酸化シリコン膜を30
0nmの厚さにスパッタ堆積して第2の眉間絶縁膜31
0を形成する(第3図(b))。その倹、第2図に示し
た実施例と同じ方法で例えばシプレー社製レジストAZ
1270平坦化層を用いてエッチバックし、第1の超伝
導体膜308の突起部の頂上を露出させる(第3図(C
))。しかる後に例えば膜厚200nmのニオブ膜で露
出部をおおい第2の超伝導体11131を形成する。そ
の結果第1の超伝導体膜308と第2の超伝導体膜31
1は第1の超伝導体膜の突起の頂点で接触し、弱結合部
が形成できる。この結果プロセス余裕度の小さい微細加
工技術を必要とせず、大きなプロセス余裕をもって基板
全面に制御性良く均一性の高い超伝導素子が形成された
第4図(a)〜(d)は本願第3の発明の一実施例の変
形を説明するための工程順に配置した超伝導素子チップ
の断面図である。
シリコン基板401上に例えばニオブを用いたグランド
ブレーン402を形成し、その上に例えば二酸化シリコ
ンより成る膜厚300nmの第1の層間絶縁膜403を
形成する。次に、第1の層間絶縁膜403の一部に第2
図に示した実施例と同じ方法で突起部を形成する。第1
の層間絶縁膜上に例えばニオブを用いて第1の超伝導体
膜408を形成する。ニオブ膜厚は300nmとしたと
ころ、第1の層間絶縁膜の突起に対応した突起がニオブ
膜表面に実現したく第4図(a))。
その後、第3図を用いて説明した実施例と同様にして厚
さ300nmの二酸化シリコン膜(第2の眉間絶縁膜4
10)を形成し(第4図(b))、エッチバックを行な
い第1の超伝導体膜409の突起部を露出させ(第4図
(c))、厚さ200nmのニオブ膜(第2の超伝導体
膜411)を形成する(第4図(d))。
以上の各実施例においては、超伝導体に二オブを用いた
が、本発明の主旨は材料に限定されず、鉛,窒化ニオブ
等の金属や、イットリウム系,バリウム系.タリウム系
等の酸化物超伝導体あるいはその他のあらゆる超伝導材
料に適用できる。
〔発明の効果〕
本願第1の発明の構造によれば、微細加工技術を必要と
せず、大きなプロセス余裕度で基板全面に制御性良く均
一性高く配置でき、集積化に適した超伝導素子が実現で
きる。
本願第2の発明の製造方法によればプロセス余裕度向上
の困難な微細加工技術を不要にし、大きなプロセス余裕
をもって、基板全面に制御性良く均一性の高い平面型超
伝導素子が実現できる。
本願第3の発明の製造方法によれば、プロセス余裕度向
上の厳しい微細加工技術を不要にし、大きなプロセス余
裕をもって基板全面に制御性良く、均一性の高い縦型超
伝導素子が実現できる。
置した超伝導素子チップの断面図である。
101,201,301,401・・・シリコン基板、
102,202,302,402・・・グランドプレー
ン、103,203・・・層間絶縁膜、303403・
・・第1の眉間絶縁膜、104・・・突起部、一105
,205・・・超伝導体膜、106・・・弱結合部、2
07・・・エッチングマスク、308,408・・・第
1の超伝導体膜、309・・・突起部、31o,410
・・・第2の眉間絶縁膜、311.411・・・第2の
超伝導体膜.
【図面の簡単な説明】

Claims (3)

    【特許請求の範囲】
  1. (1)超伝導体の一部に超伝導弱結合部を有する超伝導
    素子において、超伝導素子が形成される基板上に頂上に
    平面をもたない凸部を有し、該凸部の頂上に弱結合部が
    設けられている事を特徴とする超伝導素子。
  2. (2)超伝導素子が形成される基板上に、頂上が平面で
    ない凸部を形成する工程と、全面に超伝導体膜を凸部の
    高さ以上の厚さに形成する工程と、前記超伝導体膜をそ
    の表面を平坦化することにより前記凸部で薄くして弱結
    合部を形成する工程とを有する事を特徴とする超伝導素
    子の製造方法。
  3. (3)頂上に平面をもたない凸部を有する第一の超伝導
    体を準備する工程と、該凸部を被覆する絶縁膜を形成す
    る工程と、該絶縁膜表面を平坦化し、前記第一の超伝導
    体の凸部の一部を露出する工程と、第二の超伝導体から
    なる膜を形成して前記露出部をおおい前記第一の超伝導
    体と接触させて弱結合部を形成する工程とを有する事を
    特徴とする超伝導素子の製造方法。
JP1055307A 1989-03-07 1989-03-07 超伝導素子とその製造方法 Expired - Fee Related JP2973423B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1055307A JP2973423B2 (ja) 1989-03-07 1989-03-07 超伝導素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1055307A JP2973423B2 (ja) 1989-03-07 1989-03-07 超伝導素子とその製造方法

Publications (2)

Publication Number Publication Date
JPH02234479A true JPH02234479A (ja) 1990-09-17
JP2973423B2 JP2973423B2 (ja) 1999-11-08

Family

ID=12994912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1055307A Expired - Fee Related JP2973423B2 (ja) 1989-03-07 1989-03-07 超伝導素子とその製造方法

Country Status (1)

Country Link
JP (1) JP2973423B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116875A (ja) * 1990-09-06 1992-04-17 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134877A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子およびその作製方法
JPH04134881A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134882A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134886A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134880A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子およびその作製方法
JPH04134888A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子およびその作製方法
JPH04134885A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134887A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04165682A (ja) * 1990-10-30 1992-06-11 Sumitomo Electric Ind Ltd 超電導素子の作製方法
JPH04168781A (ja) * 1990-11-01 1992-06-16 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH05152630A (ja) * 1991-11-30 1993-06-18 Sumitomo Electric Ind Ltd 超電導電界効果型素子およびその作製方法
JPH05267726A (ja) * 1992-01-28 1993-10-15 Internatl Business Mach Corp <Ibm> 超伝導フィルム用ピニング構造およびその作成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116875A (ja) * 1990-09-06 1992-04-17 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134877A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子およびその作製方法
JPH04134881A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134882A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134886A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134880A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子およびその作製方法
JPH04134888A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子およびその作製方法
JPH04134885A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04134887A (ja) * 1990-09-27 1992-05-08 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH04165682A (ja) * 1990-10-30 1992-06-11 Sumitomo Electric Ind Ltd 超電導素子の作製方法
JPH04168781A (ja) * 1990-11-01 1992-06-16 Sumitomo Electric Ind Ltd 超電導素子および作製方法
JPH05152630A (ja) * 1991-11-30 1993-06-18 Sumitomo Electric Ind Ltd 超電導電界効果型素子およびその作製方法
JPH05267726A (ja) * 1992-01-28 1993-10-15 Internatl Business Mach Corp <Ibm> 超伝導フィルム用ピニング構造およびその作成方法

Also Published As

Publication number Publication date
JP2973423B2 (ja) 1999-11-08

Similar Documents

Publication Publication Date Title
JPS6324616A (ja) 半導体素子の製造方法およびこの方法による半導体素子
JPH02234479A (ja) 超伝導素子とその製造方法
US5346587A (en) Planarization of a gate electrode for improved gate patterning over non-planar active area isolation
US6187694B1 (en) Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer
JPH06216125A (ja) 高集積半導体素子のコンタクトホール形成方法
JPH06204165A (ja) 半導体構造上の接点スタッドの製造方法
JPH02103939A (ja) 半導体装置の製造方法
US5681776A (en) Planar selective field oxide isolation process using SEG/ELO
US3419956A (en) Technique for obtaining isolated integrated circuits
JPH03129818A (ja) 半導体装置の製造方法
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
JPH0697297A (ja) コンタクトを有する半導体素子及びその製造方法
JPH07326621A (ja) 半導体素子の微細パターン形成方法
JPH09148449A (ja) 半導体装置の製造方法
JPH04139828A (ja) 半導体装置の製造方法
JPS60116146A (ja) 半導体装置の製造方法
JPH09181077A (ja) 半導体装置およびその製造方法
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH065562A (ja) 半導体薄膜の形成方法
JP2982356B2 (ja) 半導体装置の製造方法
JPH04303943A (ja) 半導体装置の製造方法
JPH07245402A (ja) 半導体装置の製造方法
JPS61276371A (ja) 半導体素子の製造方法
KR20030090116A (ko) 반도체장치의 제조 방법
JPH0294439A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees