JPH02227759A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPH02227759A JPH02227759A JP4784189A JP4784189A JPH02227759A JP H02227759 A JPH02227759 A JP H02227759A JP 4784189 A JP4784189 A JP 4784189A JP 4784189 A JP4784189 A JP 4784189A JP H02227759 A JPH02227759 A JP H02227759A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output control
- output
- identification information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明４虚、入出力制御装置に関し、特に、入出力制御
用ファームウェアのロード方式に関する。
用ファームウェアのロード方式に関する。
従来の技術
従来、この種の入出力制御装置は各アダプタ毎に不揮発
性メモリ（ｐＲＯＭ ）を持ち、このＰＲＯＭに入出力
制御ファームウェアを書き込んでいた。
性メモリ（ｐＲＯＭ ）を持ち、このＰＲＯＭに入出力
制御ファームウェアを書き込んでいた。
発明が解決しようとする課題
上述した従来の入出力制御装置では入出力制御ファーム
ウェアがＰＲＯＭに書き込まれている為に、接続される
入出力装置の構成が変更されると、ＰＲＯＭの変更又は
アダプタの変更が必要となり、コスト高、及び変更作業
が煩雑になるという欠点がある。
ウェアがＰＲＯＭに書き込まれている為に、接続される
入出力装置の構成が変更されると、ＰＲＯＭの変更又は
アダプタの変更が必要となり、コスト高、及び変更作業
が煩雑になるという欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な入出力制御装置を提
供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な入出力制御装置を提
供することにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係る入出力制御装置
は、入出力制御アダプタ内の制御記憶部に格納され入出
力制御アダプタに接続される入出力装置毎に異なる入出
力制御ファームウェアと、全ての種類の入出力制御ファ
ームウェアを格納する書換可能メモリ（ＥＰＲＯＭ ）
と、入出力装置の装置識別情報を読み取る入出力制御ア
ダプタ内の装置識別読取回路と、該装置識別読取回路か
ら読み取られた装置識別情報から前記ＥＰＲＯＭに格納
された特定のファームウェアを読み取り入出力制御アダ
プタ内の制御記憶部に格納するファームウェア続出回路
とを備えて構成されている。
は、入出力制御アダプタ内の制御記憶部に格納され入出
力制御アダプタに接続される入出力装置毎に異なる入出
力制御ファームウェアと、全ての種類の入出力制御ファ
ームウェアを格納する書換可能メモリ（ＥＰＲＯＭ ）
と、入出力装置の装置識別情報を読み取る入出力制御ア
ダプタ内の装置識別読取回路と、該装置識別読取回路か
ら読み取られた装置識別情報から前記ＥＰＲＯＭに格納
された特定のファームウェアを読み取り入出力制御アダ
プタ内の制御記憶部に格納するファームウェア続出回路
とを備えて構成されている。
実施例
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
第１図を参照するに、入出力装置２．３は入出力制御装
置１の入出力制御アダプタ４．５にそれぞれ接続されて
いる。
置１の入出力制御アダプタ４．５にそれぞれ接続されて
いる。
書換可能メモリ（ＥＰＲＯＭ ） ８はアクセス回路６
に接続され、アクセス回路６は装置識別情報格納回路７
に接続されている。又、入出力制御アダプタ４は装置識
別情報読取回路４１と入出力制御回路４２と制御記憶部
４３とマイクロプロセッサ４４とから構成されている。
に接続され、アクセス回路６は装置識別情報格納回路７
に接続されている。又、入出力制御アダプタ４は装置識
別情報読取回路４１と入出力制御回路４２と制御記憶部
４３とマイクロプロセッサ４４とから構成されている。
装置識別情報読取回路４１は、上位インタフェースｄを
経由して上位装置（図示せず）からリセット信号を受信
すると、入出力制御回路４２を起動し、入出力装置２に
ある装置識別情報２１を読み取った後に装置識別情報格
納回路７にその識別情報を格納する。
経由して上位装置（図示せず）からリセット信号を受信
すると、入出力制御回路４２を起動し、入出力装置２に
ある装置識別情報２１を読み取った後に装置識別情報格
納回路７にその識別情報を格納する。
装置識別情報格納回路７は、格納された識別情報から該
当する制御ファームウェアが格納されているＥＦＲＯＭ
８のアドレスとデータ長を生成する。
当する制御ファームウェアが格納されているＥＦＲＯＭ
８のアドレスとデータ長を生成する。
アクセス回路６はこれらのアドレスとデータ長からＥＰ
ＲＯＭ Ｓ内に格納されたファームウェアをバス線Ｃを
経由して入出力制御アダプタ４の制御記憶部４３に格納
する。
ＲＯＭ Ｓ内に格納されたファームウェアをバス線Ｃを
経由して入出力制御アダプタ４の制御記憶部４３に格納
する。
その後、マイクロプロセッサ４４が制御記憶部４３に格
納されたマイクロ命令を実行することにより、入出力装
置２を制御することができる。
納されたマイクロ命令を実行することにより、入出力装
置２を制御することができる。
入出力制御アダプタ５も同様にして入出力装置３に対応
するファームウェアをＥＰＲＯＭ ８から自己の制御記
憶部に格納することができる。
するファームウェアをＥＰＲＯＭ ８から自己の制御記
憶部に格納することができる。
発明の詳細
な説明したように、本発明によれば、入出力装置内の装
置識別情報に基づき、書換可能メモリから該当する入出
力制御ファームウェアをロードすることにより、入出力
装置の種類が増えても、書換メモリに入出力制御ファー
ムウェアを追加さえすれば、低コストで且つ容易に対応
できるという効果が得られる。
置識別情報に基づき、書換可能メモリから該当する入出
力制御ファームウェアをロードすることにより、入出力
装置の種類が増えても、書換メモリに入出力制御ファー
ムウェアを追加さえすれば、低コストで且つ容易に対応
できるという効果が得られる。
第１図は本発明の一実施例を示すブロック構成図である
。 １・・・入出力制御装置、２．３・・・入出力装置、２
１．３１・・・装置識別情報、４．５・・・入出力制御
アダプタ、４１・・・装置識別情報読取回路、４２・・
・入出力制御回路、４３・・・制御記憶部、４４・・マ
イクロ命令セ・ンサ、６・・・アクセス回路、７・・・
装置識別情報格納回路、８・・・ＥＰＲＯＭ、 ａ、ｂ・・・デバイスインタフェース、Ｃ・・・バス線
、ｄ・・・上位インタフェース 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 入出力匍１１１１１験置 入出力装置 ！ｆｔ １ｆＩｉ別情報 入出力ｆＩＩ■卸アゾブタ 装置識別情報読取［ｊｌ路 入出力嗜ロ卸回路 制ｆＩｌ記惟部 マイクロアロセッサ アクセス回路 賛置穐別情報楕納口路 ＰＲＯＭ デ゛）ぐイスインタフェース バス系象 上位インクフェース 第１図
。 １・・・入出力制御装置、２．３・・・入出力装置、２
１．３１・・・装置識別情報、４．５・・・入出力制御
アダプタ、４１・・・装置識別情報読取回路、４２・・
・入出力制御回路、４３・・・制御記憶部、４４・・マ
イクロ命令セ・ンサ、６・・・アクセス回路、７・・・
装置識別情報格納回路、８・・・ＥＰＲＯＭ、 ａ、ｂ・・・デバイスインタフェース、Ｃ・・・バス線
、ｄ・・・上位インタフェース 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 入出力匍１１１１１験置 入出力装置 ！ｆｔ １ｆＩｉ別情報 入出力ｆＩＩ■卸アゾブタ 装置識別情報読取［ｊｌ路 入出力嗜ロ卸回路 制ｆＩｌ記惟部 マイクロアロセッサ アクセス回路 賛置穐別情報楕納口路 ＰＲＯＭ デ゛）ぐイスインタフェース バス系象 上位インクフェース 第１図
Claims (1)
- 複数の入出力制御アダプタから構成され、各入出制御ア
ダプタが各々異なる入出力装置を制御する入出力制御装
置において、前記入出力制御アダプタ内の制御記憶部に
格納され、該入出力制御アダプタに接続される入出力装
置毎に異なる入出力制御用ファームウェアと、前記入出
力制御ファームウェアの全ての種類を格納する書換可能
メモリ（ＥＰＲＯＭ）と、前記入出力制御アダプタに接
続される入出力装置の装置識別情報を読み取る前記入出
力制御アダプタ内の装置識別情報読取回路と、該装置識
別情報読取回路から読み取られた装置識別情報から前記
書換可能メモリに格納された複数の入出力制御用ファー
ムウェアの内特定のファームウェアを読み出し前記入出
力制御アダプタ内の制御記憶部に格納するファームウェ
ア読出回路とを具備して構成されることを特徴とする入
出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4784189A JPH02227759A (ja) | 1989-02-28 | 1989-02-28 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4784189A JPH02227759A (ja) | 1989-02-28 | 1989-02-28 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02227759A true JPH02227759A (ja) | 1990-09-10 |
Family
ID=12786594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4784189A Pending JPH02227759A (ja) | 1989-02-28 | 1989-02-28 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02227759A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589021A (ja) * | 1991-09-30 | 1993-04-09 | Nec Corp | 周辺制御装置 |
| JPH0969029A (ja) * | 1995-08-31 | 1997-03-11 | Nec Corp | 二重化ディスク装置 |
-
1989
- 1989-02-28 JP JP4784189A patent/JPH02227759A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589021A (ja) * | 1991-09-30 | 1993-04-09 | Nec Corp | 周辺制御装置 |
| JPH0969029A (ja) * | 1995-08-31 | 1997-03-11 | Nec Corp | 二重化ディスク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870005309A (ko) | 휴대할 수 있는 전자장치 | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JPH02227759A (ja) | 入出力制御装置 | |
| JPH01232457A (ja) | 入出力制御装置 | |
| JPH01240955A (ja) | 入出力制御装置 | |
| JPH0254118A (ja) | メモリ制御方法 | |
| KR100259073B1 (ko) | 플래쉬 메모리의 오류 처리 장치 | |
| JPH0496122A (ja) | 情報処理装置 | |
| JPH0429088B2 (ja) | ||
| KR100224865B1 (ko) | 로봇 제어방법 | |
| JPH04205694A (ja) | 情報記憶装置を有する電子装置 | |
| JPS583015A (ja) | マイクロプログラム格納方式 | |
| JPS6240521A (ja) | デイスク制御方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS6379196A (ja) | 電子装置のアクセス方式 | |
| JPH0335335A (ja) | 記憶装置 | |
| JPH04160636A (ja) | 駆動情報のロード制御方式 | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS61217853A (ja) | 入出力制御装置 | |
| JPH02197923A (ja) | 読出し／書込み可能な不揮発性メモリのバージョン管理方式 | |
| JPH02311925A (ja) | 大容量外部記憶装置の制御装置 | |
| JPH02127743A (ja) | メモリ制御方式 | |
| JPH0217549A (ja) | データ処理装置 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPH02217950A (ja) | 入出力制御装置 |