JPH02226982A - データ記憶装置 - Google Patents

データ記憶装置

Info

Publication number
JPH02226982A
JPH02226982A JP1048910A JP4891089A JPH02226982A JP H02226982 A JPH02226982 A JP H02226982A JP 1048910 A JP1048910 A JP 1048910A JP 4891089 A JP4891089 A JP 4891089A JP H02226982 A JPH02226982 A JP H02226982A
Authority
JP
Japan
Prior art keywords
memory
value
data
code
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1048910A
Other languages
English (en)
Other versions
JP2925157B2 (ja
Inventor
Tadayoshi Nakayama
忠義 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12816413&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH02226982(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1048910A priority Critical patent/JP2925157B2/ja
Priority to US07/482,230 priority patent/US5124790A/en
Priority to DE69026739T priority patent/DE69026739T2/de
Priority to EP95104084A priority patent/EP0674438A3/en
Priority to EP90103594A priority patent/EP0385317B1/en
Publication of JPH02226982A publication Critical patent/JPH02226982A/ja
Application granted granted Critical
Publication of JP2925157B2 publication Critical patent/JP2925157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/937—Regeneration of the television signal or of selected parts thereof by assembling picture element blocks in an intermediate store
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/783—Adaptations for reproducing at a rate different from the recording rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデータ記憶装置、特に入力データを予測符号化
して得た符号化コードをメモリに書き込むデータ記憶装
置に関するものである。
［従来の技術］ 近年、メモリのビット単価が大幅に低下してきたため、
民生用等の比較的廉価の装置においても、ビデオ信号処
理用にフィールドメモリやフレームメモリ等の大容量の
メモリを用いることが増えてきた。
第３図はこのような大容量のメモリを用いた従来のビデ
オ信号処理回路の概略構成例を示す図である０図中、１
００はアナログビデオ信号の入力端子、１０１は入力さ
れたアナログビデオ信号をデジタル化するＡ／Ｄ変換器
、１０２はデジタル化されたビデオ信号を処理する信号
処理回路、１０３は信号処理回路１０２で処理されたデ
ジタルビデオ信号をアナログ化するＤ／Ａ変換器、１０
４は信号処理回路１０２とデジタル信号の授受を行うフ
ィールドメモリ、１０５はＡ／Ｄ変換器１０１からのデ
ジタルビデオ信号中の同期信号を分離する同期分離回路
、１０６は該同期分離回路１０５で分離された同期信号
に従うタイミングでフィールドメモリ１０４の書込み及
び読出し動作のタイミングを制御するメモリ制御回路で
ある。
第３図の如き構成において、信号処理回路１０２の構成
及びフィールドメモリ１０４の書込み読出しパターンを
様々に設定することにより、様々な処理が可能である。
例えば、ＶＴＲにおけるスチル再生、スロー再生等の特
殊再生、フィールド巡回型のノイズリダクション処理、
Ａ／Ｄ変換器１０１の出力に対応する画像とフィールド
メモリ１０４の出力に対応する画像との合成処理等が行
える。この合成処理の例としては、例えば所謂ワイプ、
フェード等の処理があげられる。
尚、上記特殊再生については例えば本出願人が先に出願
した特願昭６１−２１７０３０号、ノイズリダクション
処理については同じく特願昭６３−１６８９５号、更に
合成処理としては同じく特願昭６３−２７３３５６号等
で具体的な構成例について開示しており、信号処理回路
１０２内の構成は本発明に直接関係しないので本明細書
においては詳細な説明は省略する。
ところで、前述の構成において、フィールドメモリ１０
４にＮＴＳＣ信号やＰＡＬ信号等のテレビジョン信号を
殆ど劣化なく記憶しようとすれば、８（ビット）Ｘ２５
６Ｋ　（サンプル）＝２Ｍ（ビット）の容量が必要とな
る。近年、メモリの容量の大容量化、低価格化が進んで
いるといっても、２Ｍビットの容量を有するメモリはか
なり高価なものであり、民生用壜器に対しては使い難い
面も残っている。
そこで、データの相関性を用いてそのデータ量の圧縮を
行なってし、フィールドメモリに格納するデータ量を減
らすことにより、フィールドメモリとして必要な容量を
小さ（することが考えられる。
例えば、情報量を坏に圧縮すれば、フィールドメモリの
容量は１Ｍビットで済むことになる。但し、この場合フ
ィールドメモリの前段・後段に夫々高能率符号化回路・
復号化回路を設ける必要がある。
第４図はこのように高能率符号化によりデータ量を削減
してのち、メモリに高能率符号化コードを記憶するタイ
プのビデオ信号処理回路の概略構成例を示す図である。
第４図において第３図と同様の構成要素に付いては同一
番号を付し、説明は省略する。第４図中、１１０は高能
率符号器、１１１は高能率復号器であり、図示の如（フ
ィールドメモリ１０４の前後に配置されている。
ところで、このように高能率符号化により記憶するデー
タ量を削減することによって、メモリの容量を削減する
場合には５符号器１１０及び復号器１１１にあまり複雑
なものを利用するとメモリの容量を削減した意味がな（
なってしまう。
従って、第４図の構成における高能率符号化の手法とし
ては、例えば差分予測符号化（以下、単にＤＰＣＭと称
する。）等の回路構成の簡単な符号化方法が適している
といえる。
ＤＰＣＭはビデオ信号やオーディオ信号を標本化した時
に、隣接する標本値間で相関性が高いことを利用して行
なわれる情報圧縮法である。その符号化動作は、既に伝
送されている標本値に対応する復号値を用いこれから符
号化しようとする標本値に対する予測値を求め、該予測
値と標本値との差分値（予測誤差）を量子化するもので
ある。
この量子化特性を例えば非線形化することにより差分値
のビット数を入力標本値のビット数のＨ程度に設定して
も情報の劣化を最低限に抑えることができる。
前記予測値の生成方法により各種のＤＰＣＭが提案され
ているが、第５図は最も簡単な前値予測符号化方式の符
号化装置の構成を示す図である。
ここで、前値予測符号化とは、１つ前の標本値に対応す
る復号値を予測値として用いる方式である。
第５図において端子２０１に入力された標本値ｘＩは減
算器２０２に印加され、後述する予測値（前値の復号値
）が減算される。量子化器２０３は減算器２０２の出力
である差分値を量子化し、符号化コードＹｉをａカ端子
２０４より出力する。この符号化コードＹｉは逆量子化
器２０５にも印加され、逆量子化器２０５では、符号化
コードＹｉを差分値（量子化代表値）に変換し、加算器
２０６に印加する。加算器２０６ではこの差分値に予測
値が加算され、入力標本値が復元される。復元された入
力標本値は量子化誤差を含んでいるので、現実にとり得
ない値になっていることもある。そこで、加算器２０６
の出力をリミッタ２０７にて元の入力標本値のレンジ内
に振幅制限し、局部復号値として予測器であるＤ型フリ
ップフロップ２０８に印加する０本例では、予測値に前
値復号値を用いているため予測器は単にデータの遅延動
作を行なうＤ型フリップフロップとなる。該り型フリッ
プフロップ２０８では、次のクロックサイクルで、前記
局部復号値を予測値として減算器２０２及び加算器２０
６に印加する。
第６図は第５図の符号化装置に対応する復号装置の構成
例を示す図である。
第６図の入力端子３０１には符号化装置で得られた符号
化コードＹｉが入力され、逆量子化器２０５に印加され
る。逆量子化器２０５．加算器２０６、リミッタ２０７
．Ｄ型フリップフロップ２０８は第５図の符号化装置に
おける同一番号のブロックと全く同様の動作をする。そ
して、該復号化装置内のりミッタ２０７の出力は復号値
として出力端子３０２に出力されることになる。
ＤＰＣＭ符号化方式では、符号化装置内の局部復号値と
予測値とは時間的に対応する復号化装置内の復号値と予
測値に夫々一致する。ここで、時間的に対応すると述べ
たのは、伝送路におけるデータの遅延時間分、復号装置
における復号値と予測値が符号化装置における局部復号
値と予測値にたいして遅れることを考慮するものである
。
もし、何らかの雑音などの影響で伝送中の符号化コード
に誤りが生じると、復号装置内の復号値と予測値が正規
の値からずれて、時間的に対応する符号化装置内の局部
復号値と予測値とは異なった値になり差分成分が発生す
る。そして、これ以後伝送誤りが発生しないとしても、
前記差分成分は誤差として保存（伝播）されてしまう。
そこで、前記伝送誤り対策として、定期的に符号化装置
及び復号化装置の動作を初期化することにより、それ以
降のデータに符号誤りに伴う前記差分成分（誤差）の伝
播を防止することが行なわれる。例えば、予測符号化を
行なわないデータを伝送したり、時間的に対応する符号
化装置内及び復号化装置内の予測値を所定の設定値にセ
ットすることが考えられている。
この初期化動作を行なう符号化装置と復号化装置をフィ
ールドメモリの前段と後段に配した処理回路の構成例を
第７図に示す。
第７図において、４０１はデジタルデータの入力端子、
４０３は減算器、４０５は量子化器、４０９．４２３は
逆量子化器、４１３，４２９は前値予測の場合は前述の
ようにリミッタとＤ型フリップフロップで構成される予
測器、４１１２４２７は加算器、４０３は減算器であり
、これらは第５図、第６図で説明した符号化装置、復号
化装置内の同一の構成要素と同様に機能する。
また、第７図において４２１はフィールドメモリ、４１
５は同期信号発生器、４０７はデータセレクタ、４１７
は予測器４１３の動作を初期化すると共にセレクタ４０
７を制御するタイミング信号発生器、４２５は同期信号
検出器である。
セレクタ４０７は通常量子化器４０５から出力される符
号化コードを選択してフィールドメモリ４２１へ伝送す
るが、符号化装置内の予測器４１３の動作の初期化に先
立って、タイミング信号発生器４１７からの制御信号に
より同期信号発生器４１５の出力信号を選択してフィー
ルドメモリ４２１へ伝送する。この同期信号の伝送が所
定期間行なわれるとタイミング信号発生器４１７から予
測器４１３ヘリセット儒号が印加され、これに応じて予
測器４１３は予測値を所定の設定値にセットすることに
より動作の初期化を行なう、この時、減算器４０３は端
子４０１からの入力データ（以後、先頭データと称する
）と該所定の設定値との差分値（予測誤差）を出力し量
子化器４０５はこの差分値を量子化した符号化コード（
以後、先頭コードと称する）を出力する。セレクタ４０
７は同期信号に続いてこの先頭コードをフィールドメモ
リ４２１に伝送する様に、タイミング信号発生器４１７
からの制御信号により切り喚えられ、これ以後は符号化
コードが連続して伝送されることになる。
一方、復号化装置側では、フィールドメモリ４２１より
出力される信号から、同期信号検出器４２５で前述の同
期信号の検出を行ない、同期信号が検出されたことに同
期して、所定のタイミングで予測器４２９の動作の初期
化を行なう、即ち、予測値を前出の所定の設定値に設定
する。ここでの所定のタイミングとは前述した先頭コー
ドが逆量子化器４２３に入力されるタイミングであり、
この時の逆量子化器４２３の出力は前記先頭データと前
記設定値との差分値を量子化して逆量子化した値である
。従って、加算器４２７にてこの値に上記設定値を加算
することにより先頭データが復号される。−度、該先頭
データが復号されれば、以後のデータも復号することが
可能である。
［発明が解決しようとしている問題点］ところで、第７
図の如き構成は、符号化装置を復号化装置とが遠隔地に
あることを前提としている。そのため、回路の初期化の
ために符号化装置側に同期信号発生器４１５及びデータ
セレクタ４０７、復号化装置側に同期信号検出器４２５
が予測器の初期化のために専用に必要になっており、回
路構成上無駄が多いものであった。
また、フィールドメモリへの同期信号の入出力エラーに
よって上述の初期化動作が正常に行なえない場合があっ
た。
本発明は斯かる背景下において、入力データを予測符号
化して得た符号化コードをメモリに書き込む装置におい
て、回路構成を簡略化し、且つ、メモリの書き込みエラ
ーなどがあっても、復号器側の初期化を確実に行ない得
るデータ記憶装置を提供することを目的とする。
［問題点を解決するための手段１ 斯かる目的下において、本発明では入力データを予測符
号化して得た符号化コードをメモリに書き込むデータ記
憶装置において、前記予測符号化動作の初期化タイミン
グと前記メモリへの書込み動作の初期化タイミングとを
同期させた。
［作用］ 上述の如（構成することにより、メモリへ何ら特別なデ
ータを書き込むことな（メモリから読み出されたコード
の復号側の処理動作の初期化を行なうことができ、回路
構成が極めて簡略化できる。また、メモリへの書き込み
読み出し時のエラーの発生の如何に係わらず、確実に符
号化動作復号化動作の初期化が可能である。従って、確
実に符号誤りに伴う誤差の伝播を防止できる。
［実施例］ 以下、本発明の一実施例について説明する。
第１図は本発明の一実施例としてのデータ記憶装置の構
成を示すブロック図である。同図において、１０はデジ
タルビデオデータの入力端子、１２は減算器、１４は量
子化器、１６．２４は逆量子化器、１８．２６は加算器
、２０．２８は予測器、３０はデジタルビデオデータの
出力端子、３２は入力ビデオ信号中の水平及び垂直同期
信号の入力端子、３４はメモリ制御信号発生器、２２は
ファーストインファーストアウトメモリ型の画像メモリ
（以下単にＦＩＦＯと称する）で構成されるフィールド
メモリである。
ＦＩＦＯは一般的に６種の制御信号のみにより制御され
る。その内容は、書込みクロック、読出しクロック、書
込みイネーブル信号、読出しイネーブル信号、書込みリ
セット信号、読出しリセット信号の６つである。これら
の信号のうち本発明と直接係りがあるのは書込みリセッ
ト信号、読出しリセット信号のみであるので他の信号に
ついては図示せずに省略した。
前記書込みリセット信号がＦＩＦＯ２２に印加されると
、それ以後のＦＩＦＯ２２への入力データはメモリ内の
先頭番地から書込まれていく。また、前記読出しリセッ
ト信号がＦＩＦＯ２２に印加されるとそれ以後の出力デ
ータはメモリ内の先頭番地から順番に読出されて出力さ
れる。これらの書込みリセット信号、読出しリセット信
号は、端子３２から入力される水平及び垂直同期信号に
従うタイミングで、メモリ制御信号発生器３４で１フイ
ールドに一度発生される。
本実施例においては、前記書込みリセット信号は、ライ
トリセットライン３６を介して、ＦＩＦＯ２２に印加さ
れると、それと同時に予測器２０にこの書込みリセット
信号が印加され、該予測器２０の出力は前述の所定の設
定値にセットされる。その結果、このＤＰＣＭ符号器か
ら（量子化器１４から）出力される符号化コードは、該
設定値と入力データ（先頭データ）との差分値を量子化
したコード（先頭コード）となり、これがＦＩＦＯ２２
の先頭番地に書込まれる。
同様に、読出しリセット信号が、リードリセットライン
３８を通してＦＩＦＯ２２に印加されると、それと同時
に、この読出しリセット信号は予測器２８にも印加され
、該予測器２８の出力は前述した所定の設定値にセット
される。
従って、読出しリセット信号が印加された直後のＦＩＦ
Ｏ２２の出力は前述の先頭コードであり、これを逆量子
化器２４で逆量子化して差分値を復元し、この復元され
た差分値と予測器２８から出力される前述の設定値とを
加算器２６で加算すると上述の先頭データが復元される
。この先頭データが復元されれば、以後にＦＩＦＯ２２
から出力される符号化コードを通常の処理にて処理する
ことにより、以後のデータは全て復号可能である。
第２図は本発明の他の実施例としてのデータ記憶装置の
構成を示す図である。第２図において、第１図と同様の
構成要素については同一番号を付し詳しい説明は省略す
る。
該第２図に示す実施例の、第１図の実施例に対する大き
な違いは、画像メモリ２３がＦＩＦＯではなくランダム
アクセスメモリ型の画像メモリ（以下単にＲＡＭと称す
る）であることである。
これに伴って、ＲＡＭ２３の書込み及び読出しアドレス
を制御するためのアドレス情報が必要になるので、書込
みアト１／スを指定するためのライトアト１／ス発生器
４０と読出しアドレスを指定するためのリードアドレス
発生器４１を設け、ライン４２．４３を介して、各アド
レスデータなＲＡＭ２３に印加する。
ライトアドレス発生器、４０は第１図の実施例でも説明
したメモリ制御信号発生器３４からの書込みリセット信
号により、出力する書込みアドレスデータを初期番地に
対応するデータにリセットする。また、同様にリードア
ドレス発生器４１は同じくメモリ制御信号発生器３４か
らの読出しリセット信号により、出力する読出しアドレ
スデータを初期番地に対応するデータにリセットする。
また、第１図の実施例と同様に、予測器２０の出力は書
込みリセット信号が印加されることによって前述の所定
の設定値にセットされ、予測器２８の出力は読出しリセ
ット信号が印加されることによって前述の所定の設定値
にセットされる。
他の構成用件の動作は、第１図の実施例と同様である。
従って、ＤＰＣＭ符号化装置内の予測器２０をリセット
した直後に量子化器１４の発生する符号化コード（先頭
コード）はＲＡＭ２３の初期番地に格納され、該先頭コ
ードは復号装置内の予測器２８リセツトと同時にＲＡＭ
２３から読出されることになる。
従って、この第２図の実施例においても第１図の実施例
と同様に先頭データが確実に復号されることになり、こ
れに従ってこれ以後の符号化コードに対応する標本値も
確実に復号される。
上述の如き実施例のデータ記憶装置によれば、メモリの
書込み動作の初期化及びＤＰＣＭ符号化装置の動作の初
期化を同期させているので、特別に専用の回路を設ける
ことな（復号装置側での復号動作の初期化が符号化装置
側に対応するタイミングで行なえる。従って、簡単な回
路構成で、且つ、確実に復号装置側の動作の初期化を行
うことができる様になった。
尚、上述の各実施例では、予測符号化として前値差分符
号化を例にとって説明したが、比較的回路構成が簡単で
、且つ、復号側で復号動作に初期化が必要な予測符号化
回路であれば本発明を適用して大なる効果が得られるも
のである。
また、メモリとしてはフィールドメモリを用いて、予測
符号化器、復号器はその直前直後に配しているが、処理
の都合上メモリと符号化器、復号器の間に遅延回路やデ
ータセレクタなどの構成要素を配する場合にもこの回路
構成による時間的な遅れを考慮して同様に本発明を適用
することが可能である０例えば、第１図の装置において
量子化器１４とＦＩＦＯ２２との間に１水平走査期間遅
延線が存在する場合には予測器２０の動作の初期化タイ
ミングをＦＩＦＯ２２のリセットタイミングより１水平
走査期間早くすればよい。
ｒ発明の効果］ 以上、説明した様に本発明のデータ記憶装置によれば、
回路構成が簡単で、且つ、メモリの書き込みエラーなど
があっても、復号器側の初期化を確実に行なうことがで
きる。
【図面の簡単な説明】
第１図は本発明の一実施例としてのデータ記憶装置の構
成を示すブロック図、 第２図は本発明の他の実施例としてのデータ記憶装置の
構成を示すブロック図、 第３図は大容量のメモリを用いた従来のビデオ信号処理
回路の概略構成例を示す図、 第４図は高能率符号化によりデータ量を削減してのち、
メモリに高能率符号化コードを記憶するタイプのビデオ
信号処理回路の概略構成例を示す図、 第５図は前値予測符号化方式の符号化装置の構成を示す
図、 第６図は第５図の符号化装置に対応する復号化装置の構
成と示す図、 第７図は初期化動作を行なう符号化装置と復号化装置を
フィールドメモリの前段と後段に配した処理回路の構成
例を示す図である。 図中　　１０は入力端子、 １２は減算器、 １４．２８は量子化器、 １６．２４は逆量子化器、 １８．２６は加算器、 ２０は予測器、 ２２は画像メモリであるＦＩＦＯ１ ２３は画像メモリであるＲＡＭ。 ０は出力端子、 ２は同期信号入力端子。 ４はメモリ制御信号発生器、 ０はライトアドレス発生器、 １はリードアドレス発生器で 茶 図

Claims (4)

    【特許請求の範囲】
  1. （１）入力データを予測符号化して得た符号化コードを
    メモリに書き込むデータ記憶装置であって、前記予測符
    号化動作の初期化タイミングと前記メモリへの書込み動
    作の初期化タイミングとを同期させたことを特徴とする
    データ記憶装置。
  2. （２）前記メモリはファーストインファーストアウトメ
    モリであり、前記ファーストイン ファーストアウトメモリの書込みリセットタイミングを
    前記予測符号化動作の初期化タイミングと同期させたこ
    とを特徴とする特許請求の範囲第（１）項記載のデータ
    記憶装置。
  3. （３）前記メモリはランダムアクセスメモリであり、前
    記ランダムアクセスメモリのアドレスリセットタイミン
    グを前記予測符号化動作の初期化タイミングと同期させ
    たことを特徴とする特許請求の範囲第（１）項記載のデ
    ータ記憶装置。
  4. （４）入力データを予測符号化して得た符号化コードを
    メモリに書き込み、該メモリから読出された符号化コー
    ドを復号化して出力する データ記憶装置であって、前記予測符号化動作の初期化
    タイミングと前記メモリへの書込み動作の初期化タイミ
    ングとを同期させると共に、該メモリの読出し動作の初
    期化タイミングと前記復号化動作の初期化タイミングと
    を同期させたことを特徴とするデータ記憶装置。
JP1048910A 1989-02-28 1989-02-28 データ記憶装置 Expired - Fee Related JP2925157B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1048910A JP2925157B2 (ja) 1989-02-28 1989-02-28 データ記憶装置
US07/482,230 US5124790A (en) 1989-02-28 1990-02-20 Signal processing device
DE69026739T DE69026739T2 (de) 1989-02-28 1990-02-23 Signalverarbeitungsvorrichtung
EP95104084A EP0674438A3 (en) 1989-02-28 1990-02-23 Signal processing device.
EP90103594A EP0385317B1 (en) 1989-02-28 1990-02-23 Signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1048910A JP2925157B2 (ja) 1989-02-28 1989-02-28 データ記憶装置

Publications (2)

Publication Number Publication Date
JPH02226982A true JPH02226982A (ja) 1990-09-10
JP2925157B2 JP2925157B2 (ja) 1999-07-28

Family

ID=12816413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1048910A Expired - Fee Related JP2925157B2 (ja) 1989-02-28 1989-02-28 データ記憶装置

Country Status (4)

Country Link
US (1) US5124790A (ja)
EP (2) EP0674438A3 (ja)
JP (1) JP2925157B2 (ja)
DE (1) DE69026739T2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9405914D0 (en) * 1994-03-24 1994-05-11 Discovision Ass Video decompression
JPH04220069A (ja) * 1990-12-20 1992-08-11 Canon Inc フアクシミリ装置
JP3227173B2 (ja) * 1991-06-24 2001-11-12 キヤノン株式会社 撮像装置及びその方法
US5293540A (en) * 1991-07-29 1994-03-08 Nview Corporation Method and apparatus for merging independently generated internal video with external video
JP2802694B2 (ja) * 1991-10-30 1998-09-24 富士写真フイルム株式会社 画像再生装置および方法
US5315388A (en) * 1991-11-19 1994-05-24 General Instrument Corporation Multiple serial access memory for use in feedback systems such as motion compensated television
US6047112A (en) * 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US5828907A (en) * 1992-06-30 1998-10-27 Discovision Associates Token-based adaptive video processing arrangement
DE69229338T2 (de) * 1992-06-30 1999-12-16 Discovision Ass Datenpipelinesystem
US5768561A (en) * 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US7095783B1 (en) 1992-06-30 2006-08-22 Discovision Associates Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto
US5809270A (en) * 1992-06-30 1998-09-15 Discovision Associates Inverse quantizer
US6330665B1 (en) 1992-06-30 2001-12-11 Discovision Associates Video parser
US5603012A (en) * 1992-06-30 1997-02-11 Discovision Associates Start code detector
US6067417A (en) * 1992-06-30 2000-05-23 Discovision Associates Picture start token
US6435737B1 (en) 1992-06-30 2002-08-20 Discovision Associates Data pipeline system and data encoding method
US6112017A (en) * 1992-06-30 2000-08-29 Discovision Associates Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus
US6079009A (en) * 1992-06-30 2000-06-20 Discovision Associates Coding standard token in a system compromising a plurality of pipeline stages
US5699544A (en) * 1993-06-24 1997-12-16 Discovision Associates Method and apparatus for using a fixed width word for addressing variable width data
US5805914A (en) * 1993-06-24 1998-09-08 Discovision Associates Data pipeline system and data encoding method
US5861894A (en) * 1993-06-24 1999-01-19 Discovision Associates Buffer manager
JPH0746628A (ja) * 1993-06-29 1995-02-14 Toshiba Corp 画像信号符号化装置及び画像信号復号化装置
KR0139887B1 (ko) * 1994-02-17 1999-02-18 김광호 영상메모리의 데이타 혼선방지회로
CA2145379C (en) * 1994-03-24 1999-06-08 William P. Robbins Method and apparatus for addressing memory
CA2145361C (en) * 1994-03-24 1999-09-07 Martin William Sotheran Buffer manager
CA2145365C (en) * 1994-03-24 1999-04-27 Anthony M. Jones Method for accessing banks of dram
GB9417138D0 (en) * 1994-08-23 1994-10-12 Discovision Ass Data rate conversion
US6115507A (en) * 1995-09-29 2000-09-05 S3 Incorporated Method and apparatus for upscaling video images in a graphics controller chip
JP3552811B2 (ja) * 1995-09-29 2004-08-11 三菱電機株式会社 ディジタル映像信号符号化装置および復号化装置
US5847762A (en) * 1995-12-27 1998-12-08 Thomson Consumer Electronics, Inc. MPEG system which decompresses and then recompresses MPEG video data before storing said recompressed MPEG video data into memory
CN1158050A (zh) * 1995-12-27 1997-08-27 汤姆森消费电子有限公司 图像数据压缩系统和方法
JP3575508B2 (ja) * 1996-03-04 2004-10-13 Ｋｄｄｉ株式会社 符号化動画像再生装置
US6694061B1 (en) 1997-06-30 2004-02-17 Intel Corporation Memory based VLSI architecture for image compression
EP1110378B1 (de) * 1998-08-06 2002-03-20 Infineon Technologies AG Verfahren zum wahlfreien zugriff auf bildblöcke in videobildern
JP2001067060A (ja) * 1999-06-25 2001-03-16 Sony Corp 同期変換装置および方法、並びに記録媒体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136986A (ja) * 1985-12-10 1987-06-19 Sony Corp 予測符号化方法及び復号方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316222A (en) * 1979-12-07 1982-02-16 Ncr Canada Ltd. - Ncr Canada Ltee Method and apparatus for compression and decompression of digital image data
US4371895A (en) * 1980-01-18 1983-02-01 Nippon Electric Co., Ltd. Coded video signal transmitting and receiving system
US4468708A (en) * 1981-10-30 1984-08-28 Ampex Corporation Combined data rate reduction system
JPH0712229B2 (ja) * 1984-12-25 1995-02-08 ソニー株式会社 時間軸補正装置
JP2547730B2 (ja) * 1986-01-27 1996-10-23 キヤノン株式会社 デ−タ伝送システム
JP2783534B2 (ja) * 1986-11-13 1998-08-06 キヤノン株式会社 符号化装置
CA1261069A (en) * 1986-12-08 1989-09-26 Mohamed S. Sabri Two-channel coding of digital signals
KR910008460B1 (ko) * 1986-12-25 1991-10-15 가부시키가이샤 도시바 정보처리장치
JPS63163528A (ja) * 1986-12-25 1988-07-07 Toshiba Corp 情報処理装置
US4901148A (en) * 1987-01-19 1990-02-13 Canon Kabushiki Kaisha Data processing device
JPH0720228B2 (ja) * 1987-04-30 1995-03-06 日本電気株式会社 画像の圧縮記録システム
JPS6477391A (en) * 1987-09-18 1989-03-23 Victor Company Of Japan System and device for predictive coding
GB2210229B (en) * 1987-09-24 1991-11-20 Matsushita Electric Works Ltd Picture encoding system
US4831439A (en) * 1988-05-16 1989-05-16 General Electric Company Refresh system for digital signals with refresh cycle synchronization
US4999715A (en) * 1989-12-01 1991-03-12 Eastman Kodak Company Dual processor image compressor/expander

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136986A (ja) * 1985-12-10 1987-06-19 Sony Corp 予測符号化方法及び復号方法

Also Published As

Publication number Publication date
EP0674438A2 (en) 1995-09-27
US5124790A (en) 1992-06-23
EP0385317B1 (en) 1996-05-01
DE69026739T2 (de) 1996-10-31
EP0385317A3 (en) 1992-04-15
EP0385317A2 (en) 1990-09-05
EP0674438A3 (en) 1995-12-20
DE69026739D1 (de) 1996-06-05
JP2925157B2 (ja) 1999-07-28

Similar Documents

Publication Publication Date Title
JP2925157B2 (ja) データ記憶装置
US6028635A (en) Reducing the memory required for decompression by storing compressed information using DCT based techniques
US6285715B1 (en) Methods and apparatus for error concealment while decoding a coded video bit stream
US5418658A (en) Digital video signal recording/reproducing apparatus for longer playing time
US5444483A (en) Digital electronic camera apparatus for recording still video images and motion video images
JP2005354734A (ja) スケーラブル圧縮ビデオ信号を提供する方法と装置
US6516029B1 (en) Method and apparatus for adaptive video encoding
JPH0759058A (ja) ディジタル画像信号伝送装置
JP3285220B2 (ja) デジタル形式で画像信号を伝送するテレビジョンシステム
KR100256859B1 (ko) 동화상을 코딩/인코딩하는 장치와 방법 그리고동화상을 저장하는 저장매체
JP3444266B2 (ja) リアルタイム録画再生装置
EP0470772B1 (en) Digital video signal reproducing apparatus
US4937668A (en) Method and apparatus for transmitting video information
JP2911468B2 (ja) 記憶装置及び再生装置
JPS5915438B2 (ja) フレ−ム間符号化処理方式
US5838925A (en) Method and apparatus for transmission of compressed picture data
JPS6370682A (ja) コンポ−ネント信号の高能率符号化装置
JP3235917B2 (ja) 画像記録再生装置
JPS6320074B2 (ja)
JP3083721B2 (ja) 画像データ再生装置
JPS6343024B2 (ja)
JPH06133287A (ja) 高能率符号化装置
JPH0241936B2 (ja)
JPS6216071B2 (ja)
KR0144836B1 (ko) 불연속데이타의 연속적처리를 위한 복호화방법 및 그 장치

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees