JPH02222338A - データ通信システム - Google Patents
データ通信システムInfo
- Publication number
- JPH02222338A JPH02222338A JP1041674A JP4167489A JPH02222338A JP H02222338 A JPH02222338 A JP H02222338A JP 1041674 A JP1041674 A JP 1041674A JP 4167489 A JP4167489 A JP 4167489A JP H02222338 A JPH02222338 A JP H02222338A
- Authority
- JP
- Japan
- Prior art keywords
- communication speed
- pulse signal
- controlled
- pulse width
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ収集を行うデータ通信システムに係わ
り、特にデータ通信システムを構成する制御部と複数の
被制御部との間の通信速度の設定に関する。
り、特にデータ通信システムを構成する制御部と複数の
被制御部との間の通信速度の設定に関する。
従来のこの種のデータ通信システムの構成を第２図に示
す。同図において、データ通信システムは制御８１０と
、この制御部１０にタンデム接続されてなる複数の被制
御部２０−Ｌ ２０−２、・・・・・・２０−ｎとから
構成されている。
す。同図において、データ通信システムは制御８１０と
、この制御部１０にタンデム接続されてなる複数の被制
御部２０−Ｌ ２０−２、・・・・・・２０−ｎとから
構成されている。
制御部ＩＯと被制御部２０−１．２０−２、・・・・・
・２０−ｎとは、被制御部２０−１．２０−２、・・・
・・・２０−ｎに対する制御情報を伝送するための制御
信号線３０と被制御部２０−１．２０−２、・・・・・
・２０−ｎからの応答データ情報を伝送するための応答
データ信号線４０により、それぞれマルチ接続されてい
る。制御部１０および被制御部２ロー１．２０−２、・
・・・・・２０−ｎには、それぞれデータの送受信を行
う送受信回路１００．２００と、この送受信回路１００
．２００の通信速度を設定するためのスイッチ回路１０
２．２０２が設けられている。
・２０−ｎとは、被制御部２０−１．２０−２、・・・
・・・２０−ｎに対する制御情報を伝送するための制御
信号線３０と被制御部２０−１．２０−２、・・・・・
・２０−ｎからの応答データ情報を伝送するための応答
データ信号線４０により、それぞれマルチ接続されてい
る。制御部１０および被制御部２ロー１．２０−２、・
・・・・・２０−ｎには、それぞれデータの送受信を行
う送受信回路１００．２００と、この送受信回路１００
．２００の通信速度を設定するためのスイッチ回路１０
２．２０２が設けられている。
上述した構成からなるデータ通信システムにおいて通信
速度を設定するには、オペレータが制御Ｂ１０および被
制御部２０−１．２０−２、・・・・・・２０−ｎ内の
スイッチ回路１０２．２０２を切り換えることにより通
信速度の設定を変化させていた。
速度を設定するには、オペレータが制御Ｂ１０および被
制御部２０−１．２０−２、・・・・・・２０−ｎ内の
スイッチ回路１０２．２０２を切り換えることにより通
信速度の設定を変化させていた。
上述した従来のデータ通信システムでは、通信速度を変
えたい場合に、制御部１０および被制御部２０−１〜２
０−ｎの通信速度を設定する各スイッチ回路１０２．２
０２の設定を変更する必要があった。従って、例えば被
制御部がｎ個ある場合には、制御部の設定を含めて、（
ｎ＋１）回の設定変更をしなければならず、通信速度の
設定ミスが生じたり、また通信速度を設定するのに時間
がかかるという問題があった。
えたい場合に、制御部１０および被制御部２０−１〜２
０−ｎの通信速度を設定する各スイッチ回路１０２．２
０２の設定を変更する必要があった。従って、例えば被
制御部がｎ個ある場合には、制御部の設定を含めて、（
ｎ＋１）回の設定変更をしなければならず、通信速度の
設定ミスが生じたり、また通信速度を設定するのに時間
がかかるという問題があった。
本発明はこのような事情に鑑みなされたものであり、制
御部と複数の被制御部との間における通信速度の設定ミ
スをなくすと共に、通信速度の設定時間の短縮を図った
データ通信システムを提供することを目的とするもので
ある。
御部と複数の被制御部との間における通信速度の設定ミ
スをなくすと共に、通信速度の設定時間の短縮を図った
データ通信システムを提供することを目的とするもので
ある。
本発明は上述した目的を達成するために、データの送受
を行う送受信回路がそれぞれ内蔵された制御部および複
数の被制御部とを有し、制御部に複数の被制御部がタン
デム接続されてなるデータ通信システムにおいて、制御
部内に設けられシステム立ち上げ時に設定すべき通信速
度に応じたパルス幅のパルス信号を発生し、制御部内の
送受信回路を介して複数の被制御部に出力するパルス信
号発生回路と、複数の被制御部の各々に設けられ、シス
テム立ち上げ時にパルス信号発生回路から出力されたパ
ルス信号のパルス幅を検出し、このパルス幅に応じた通
信速度を認識し、被制御部内の送受信回路に通信速度を
設定するパルス信号検出回路とを有することを特徴とす
るものである。
を行う送受信回路がそれぞれ内蔵された制御部および複
数の被制御部とを有し、制御部に複数の被制御部がタン
デム接続されてなるデータ通信システムにおいて、制御
部内に設けられシステム立ち上げ時に設定すべき通信速
度に応じたパルス幅のパルス信号を発生し、制御部内の
送受信回路を介して複数の被制御部に出力するパルス信
号発生回路と、複数の被制御部の各々に設けられ、シス
テム立ち上げ時にパルス信号発生回路から出力されたパ
ルス信号のパルス幅を検出し、このパルス幅に応じた通
信速度を認識し、被制御部内の送受信回路に通信速度を
設定するパルス信号検出回路とを有することを特徴とす
るものである。
本発明によれば、制御部と複数の被制御との間の通信速
度を設定するに際して、制御部から設定すべき通信速度
に応じたパルス幅のパルス信号を出力し、このパルス信
号を被制御部側で検出し、検出されたパルス信号のパル
ス幅に基づいて通信速度を設定するので、通信速度の設
定ミスを解消することができ、かつ通信速度の設定時間
の短縮を図ることができる。
度を設定するに際して、制御部から設定すべき通信速度
に応じたパルス幅のパルス信号を出力し、このパルス信
号を被制御部側で検出し、検出されたパルス信号のパル
ス幅に基づいて通信速度を設定するので、通信速度の設
定ミスを解消することができ、かつ通信速度の設定時間
の短縮を図ることができる。
以下、本発明の実施例を図面を参照して説明する。
第１図には本発明に係わるデータ通信システムの一実施
例の構成が示されている。同図に示すデータ通信システ
ムが第２図に示した従来のシステムと構成上具なるのは
、制御部１０内のスイッチ回路１０２の代わりに、通信
速度に応じたパルス幅のパルス信号を発生するパルス信
号発生回路１０４を設け、更にパルス信号発生回路１０
４から送受信回路１００を介して制御信号線３０に送出
されるパルス信号を検出するパルス信号検出回路２０４
が各被制御部２０−１〜２０−ｎ内のスイッチ回路２０
２０代わりに設けられた点である。
例の構成が示されている。同図に示すデータ通信システ
ムが第２図に示した従来のシステムと構成上具なるのは
、制御部１０内のスイッチ回路１０２の代わりに、通信
速度に応じたパルス幅のパルス信号を発生するパルス信
号発生回路１０４を設け、更にパルス信号発生回路１０
４から送受信回路１００を介して制御信号線３０に送出
されるパルス信号を検出するパルス信号検出回路２０４
が各被制御部２０−１〜２０−ｎ内のスイッチ回路２０
２０代わりに設けられた点である。
なお、第２図に示した従来システムと同一の要素には同
一の参照符号が付されている。
一の参照符号が付されている。
上述した構成において、システム立ち上げ時に、制御部
１０内のパルス信号発生回路１０４より送受信回路１０
０を介して制御信号線３０に通信速度に応じたパルス幅
のパルス信号が送出される。
１０内のパルス信号発生回路１０４より送受信回路１０
０を介して制御信号線３０に通信速度に応じたパルス幅
のパルス信号が送出される。
一方、被制御部２０−１〜２０−ｎでは、制御信号線上
に出力されたパルス信号のパルス幅をパルス信号検出回
路２０４により検出し、このパルス幅に基づいて通信速
度を認識し、送受信回路２００にその通信速度を通知す
る。
に出力されたパルス信号のパルス幅をパルス信号検出回
路２０４により検出し、このパルス幅に基づいて通信速
度を認識し、送受信回路２００にその通信速度を通知す
る。
このようにして、制御部１０＄よび複数の被制御部２０
−１〜２０−ｎの通信速度が設定される。
−１〜２０−ｎの通信速度が設定される。
以上説明したように本発明では、制御部と複数の被制御
部との間の通信速度を設定するに際して、制御部から設
定すべき通信速度に応じたパルス幅のパルス信号を出力
し、このパルス信号を被制御部側で検出し、検出された
パルス信号のパルス幅に基づいて通信速度を設定するよ
うに構成したので、本発明によれば通信速度の設定ミス
を解消することができ、かつ通信速度の設定時間の短縮
を図ることができる。
部との間の通信速度を設定するに際して、制御部から設
定すべき通信速度に応じたパルス幅のパルス信号を出力
し、このパルス信号を被制御部側で検出し、検出された
パルス信号のパルス幅に基づいて通信速度を設定するよ
うに構成したので、本発明によれば通信速度の設定ミス
を解消することができ、かつ通信速度の設定時間の短縮
を図ることができる。
第１図は本発明に係わるデータ通信システムの一実施例
の構成を示すブロック図、第２図は従来のデータ通信シ
ステムの構成を示すブロック図である。 １０・・・・・・制御部、 ２０−１〜２０−ｎ・・・・・・被制御部、３０・・・
・・・制御信号線、４０・・・・・・応答データ線、１
００．２００・・・・・・送受信回路、１０４・・・・
・・パルス信号発生回路、２０４・・・・・・パルス信
号検出回路。
の構成を示すブロック図、第２図は従来のデータ通信シ
ステムの構成を示すブロック図である。 １０・・・・・・制御部、 ２０−１〜２０−ｎ・・・・・・被制御部、３０・・・
・・・制御信号線、４０・・・・・・応答データ線、１
００．２００・・・・・・送受信回路、１０４・・・・
・・パルス信号発生回路、２０４・・・・・・パルス信
号検出回路。
Claims (1)
- 【特許請求の範囲】 データの送受を行う送受信回路がそれぞれ内蔵された制
御部および複数の被制御部とを有し、前記制御部に複数
の被制御部がタンデム接続されてなるデータ通信システ
ムにおいて、 前記制御部内に設けられ、システム立ち上げ時に設定す
べき通信速度に応じたパルス幅のパルス信号を発生し、
前記制御部内の送受信回路を介して複数の被制御部に出
力するパルス信号発生回路と、 前記複数の被制御部の各々に設けられ、システム立ち上
げ時に前記パルス信号発生回路から出力されたパルス信
号のパルス幅を検出し、このパルス幅に応じた通信速度
を認識し、被制御部内の送受信回路に通信速度を設定す
るパルス信号検出回路 とを具備することを特徴とするデータ通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1041674A JPH02222338A (ja) | 1989-02-23 | 1989-02-23 | データ通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1041674A JPH02222338A (ja) | 1989-02-23 | 1989-02-23 | データ通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222338A true JPH02222338A (ja) | 1990-09-05 |
Family
ID=12614957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1041674A Pending JPH02222338A (ja) | 1989-02-23 | 1989-02-23 | データ通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222338A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207244A (ja) * | 1987-02-23 | 1988-08-26 | Omron Tateisi Electronics Co | 調歩同期式のデ−タ伝送装置 |
| JPS63283250A (ja) * | 1987-05-14 | 1988-11-21 | Fuji Electric Co Ltd | デ−タ伝送システムのデ−タ交信方法 |
-
1989
- 1989-02-23 JP JP1041674A patent/JPH02222338A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207244A (ja) * | 1987-02-23 | 1988-08-26 | Omron Tateisi Electronics Co | 調歩同期式のデ−タ伝送装置 |
| JPS63283250A (ja) * | 1987-05-14 | 1988-11-21 | Fuji Electric Co Ltd | デ−タ伝送システムのデ−タ交信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0642080A2 (en) | Clock selection control device | |
| JPH02222338A (ja) | データ通信システム | |
| JP3141472B2 (ja) | 切替制御方式 | |
| JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
| JP2818002B2 (ja) | チャネルスイッチ制御方式 | |
| JPH04273738A (ja) | 監視・制御装置 | |
| JPH03244243A (ja) | 通信速度設定方式 | |
| JP2956385B2 (ja) | バスライン監視方式 | |
| JPH0398320A (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
| KR100197437B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 통신 장치 | |
| JPS59212934A (ja) | ステ−タス出力方式 | |
| JPS61255454A (ja) | ステ−タス信号検出方法 | |
| JPH01180037A (ja) | プリンタ装置 | |
| JPS61186043A (ja) | ステ−タス信号検出方式 | |
| JPH05191389A (ja) | インタフェース盤の冗長システム | |
| JPH08186590A (ja) | 二重ループ型伝送システム | |
| KR970013929A (ko) | 디지털 메시지 루팅 시스템(digital message routing system) | |
| JPS63268079A (ja) | デ−タ収集方式 | |
| JPH01258185A (ja) | ネットワーク制御装置 | |
| JPH04216155A (ja) | メッセージ転送制御方式 | |
| JPH01130663A (ja) | フアクシミリ装置 | |
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 | |
| JPH0738655B2 (ja) | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 | |
| JPS60185444A (ja) | ステ−タス信号検出方式 | |
| JPS6251013B2 (ja) |