JPH02217937A - 送受信データ処理方法 - Google Patents

送受信データ処理方法

Info

Publication number
JPH02217937A
JPH02217937A JP1037619A JP3761989A JPH02217937A JP H02217937 A JPH02217937 A JP H02217937A JP 1037619 A JP1037619 A JP 1037619A JP 3761989 A JP3761989 A JP 3761989A JP H02217937 A JPH02217937 A JP H02217937A
Authority
JP
Japan
Prior art keywords
cpu
processing
data
timer
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1037619A
Other languages
English (en)
Inventor
Keiji Tanaka
啓嗣 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1037619A priority Critical patent/JPH02217937A/ja
Publication of JPH02217937A publication Critical patent/JPH02217937A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、無線を用いた固有識別カードのような送受
信データを処理する方法の教書に関する本のである。
〔従来の技術〕
第3図は従来の非接触で信号のやりとりを行なうカード
のlll4Fli図であり9図において、(1)ばCP
U 。
イ21ijこのCPUに接続された発番子、(31はC
PU (11に電力を供給する電池、(41はCPU 
illに接続さ4たデータ送受信回路、(51はCPU
 (11に割込出力するトリガ検出回路、(61はトリ
ガ検出回路(5)の出力をトリガ信号として、CPU口
)の出力をリセット状態とし、  CPU(11に割込
出力する第1のタイマ、(8Iは送受信電波、C9)は
トリガ電波である。
次に動作について説明する。トリガ電波(91をトリガ
検出回M+51で受信すると、トリガ検出回路(51は
CPU (11に割込入力INT、を出力する。 CP
U(IIは上記割込入力INT、を入力すると2発番子
+21を起動させ、 CPU(11は内猷されたプログ
ラムに従ってデータ送信回路(41を節J(61する。
データ送受信回路(4)は送受信電波+81を介してデ
ータの送受信を行なう、データ送受信回路(4)による
データの送受信の処理が終了すると、  CPU(ml
は再びトリガ検出口路ィ51より割込人力lNT1が入
力するまで2発振子121を停止させる。
CPU (11はデータ送受信データは発振子+21を
停止させプログラムの実行を停止させることにより。
CPU (口の消費電流を減らし、ノズルの発生をおさ
え、かつ電池+31の消耗を防ぐ。
第1のタイ!(61はトリガ検出回路(51の出力をト
リガとし、tた。CPU(11よりのデータ送受信処理
終了を表わす信号σをリセット入力とし、そしてトリガ
され念後所定時間以内にリセット入力がない限り1割込
人力INT2 t CPU (xiへ出力する。
CPU(1)は割込入力INT2によりデータ送受信処
理が終了していなくてもプログラムにより処理終了させ
る。このことにより送受信データに誤り等があって第1
のタイマ(6)による所定時間以内に処理が終了しない
場合にも処理を終了させ1発珈子(2)を停止させ、送
受信時間を無駄に延ばすことなく。
かつ電池の消耗を防ぐ、ただし、ここで第1のタイマ(
6)の設定時間FiCPU (11が正常にデータを送
受信し、処理を終了する時間を上回っていなければなら
ない。
送受信を処理する装置で、前述の様に時間を制限するも
のとしては2例えばlTi開昭6f−143859号公
報があり、これには送信手段の電源を所定時間投入する
例が記されている。
〔発明が解決しよりとする原題〕
最近は情報を記憶させあるいは演算処理をするメモリカ
ードの様な装置が広くかつ大量に利用されてきている。
特に非接触で無線によりデータのやりとりをする装置が
使用されてきているが、これらの装置ではどのようにす
れば消費電力が小さくてすむか、あるいは他の機器のノ
イズとなりかねない送受信の時間をおさえるかというこ
とが問題となっている。
特開昭5l−1438H4ie公報の如く送信時のみ電
源を投入する方法では、複雑な情報を送受信データを処
理してやりとりする場合には役に立たない。
なぜなら、演算処理を繰返す場合にFi電力の消費が続
くことになる。
第3図の例においては、送受信が必要な場所で。
あるいは必要な時間にトリガ信号を受けて、スタンバイ
状態にあったCPU(1)をスタートさせ演算処理を行
ない送受信する。さらに周囲環境等の影響でデータのや
りとりが不充分であったり、データにミスがある時等、
正常な処理に必要と判断される時間を越えた時間を要す
る様な場合には第1のタイマ+61により強制的に演算
処理を終らせて再びトリガ信号を待った状態とすること
により、消費電力を小さくできるし、しかも必要な時だ
け送受信を行なうことができる。
しかしながら、従来の送受信データ処理装置は以上のよ
うに構成されていたので、装置の異常や周囲の影響によ
りCPU filが誤動作しプログラムが暴走した場合
などが起ると、たとえ第1のタイマ(61により割込入
力があったとしても演算処理は終了せず発振子が起動し
たままとなり、電池が消耗したり1発信が続いなりする
この様な場合にば本来の機能を珈帰できないばかりか、
場合によっては大量のノイズを発生させる等社会的にも
影響を与えるといりような問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、送受信データを処理する装置に異常があった
としても2本来の機能を後播できると共に不必要な送受
信を制限できる送受信データ処理方法を得ることを目的
とする。
〔l1題を解決するための手段〕 この発明に係る送受信データ処理方法は演算を処理する
ステップと、この演算処理の時間を制限するステップと
、制限ケしても演算処理が終らない場合に演算手段をリ
セットするステップ金儲えている。
〔作用〕
この発明における送受信データ処理方法は、演算処理の
時間を制限してもなお演算が終わらない場合、演算手段
を初期状態にもどす。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、 (llFicPU、 (2+はこのcp
uK接続された発振子、(3)はCPU(11に電源を
供給する電池、 14+FicPUI11に接続された
データ送受信回路、 !511jcPU(1)に穿1込
出力するトリガ検出回路。
+61はトリガ検出回路f51の出力をトリガとし、且
つCPU illの出力をリセットとし、  CPU(
11に割込出力する第1のタイマ、(7)は第1のタイ
マ(6)の出力全トリガとし、且つCPU 11+の出
力全リセットとし。
CPU(11にリセット出力する第2のタイマ  (8
)は送受支電波、(9)はトリガ電波でおる。
次に動作について説明する。トリガ電波(91iトリガ
検出回路(51で受信すると、トリガ検出回路(5)#
′1CPU fil K F通入7J lNT1 ’に
出力する。CPUII)は割込入力lNT1を入力する
と0発揚子121を起動させるとともに、内戚されたプ
ログラムに従ってデータ送受信回路(41を制御する。
データ送受信回路f41は送受信電波(8[を介してデ
ータの送受信を行なり。CPU(i)はデータ送受信回
路(4)Kよるデータの送受信の処理が終了すると、再
びトリガ検出回路(5)より割込入力INT、が入力さ
れるまで発揚子(2)を停止させる。CPU(1)はデ
ータ送受信時以外は発揚子(2)全停止させ、プログラ
ムの実行を停止させることによ九CPUfJ)の消費N
流を減らし、1!を池13)の消耗を防ぐ。第1のタイ
マイロIはCPU(1)よリノデータ送受信処理終了を
表わす信号θをリセット入力とし、トリガが入力された
後所定時間以内にリセット入力がない場合9割込人力I
NT2をCPU(1)へ出力する。 CPUfllは害
11込入カINT2によりデータ送受信処理が終了して
いなくてもプログラムによ夕処理終了させる。第1のタ
イマ(6) K設定されている所定時間はCPU(1)
が正常にデータ金送受信し、処理を終了するのに通常必
要とされる時間を上回つ九長さの設定となっている。第
2のタイマ(7(はCPU filよりのデータ送受信
処理終了全表わす信号θをリセット入力とし、トリガさ
れた後一定時間以内にリセット入力がない限り、リセッ
ト(RESET )信号t CPU (11へ出力する
。CPU(11はリセット(RESET )信号により
リセット時の動作状態に関係なく、プログラム初期状態
になる。
第2のタイマ(61の一定時間1ltCPU (11が
割込人力INT2を入力してから信号θを出力するまで
の通常の必要時8を上口わる設定となっている。
この装置の動作?第2図のフローチャートで示す。
正常の動作#においては、第1のタイマ(61がトリ力
を検出すると(ST1 ) 、第1のタイマf81をセ
ラ)(ST6)すると共に送受信データ処理を開始しく
 ST2 ) 、外部との無線でのやりと〕を行なう。
処理を完了すると(ST3 )、  プログラムの実行
が終了(ST4)して、かっ発揚子(2)が停止する。
プログラムが停止しく 8T5 ”) 、  タイマ(
61(7)をリセットして(ST7)、再び送受信デー
タ処理装fItはスタンバイ状態にもどる。
もし、第1のタイマ161において設定された時間を経
過しても送受信データ処理が終わらない場合は(STf
l)、第2のタイツ(71ヲセツトすると共にプログラ
ムへ割込を入れてCPtJ fllにおけるその処理を
終らせてし着う(ST4)。
この場合も、プログラムが実行を停止しく5T5)。
第1および第2タイマ(G)、(7)ともリセットして
しまい、装置はスタンバイ状態にもどろ。
ところが、第1のタイマ+61によりプログラムの終了
を指示(ST4) (、てから一定の時間が経過しても
(ST10)、まだ演算処理が続き(STfl)。
第fi?よひ第2タイマ181171 [対するリセッ
ト信号がCPtJ filから出ない場合にけ、第2の
タイマ(71の出力によりCPU fil ’iミリセ
ットる。
CPU(11がリセットされると初期状態にもどること
となり、演算処理や送受信がとまり発揚子f2+も停止
するだけでなくデータ等も消えることになる。
これによって、なんらかの異常によりプログラムの処理
が止まらなぐなっており、外からは手の打ちようがなく
なる状りを解消することができる。
特に、非接触カードの様にt源を電池とする小形の装置
にとっては寿命を伸ばすことができ、外部へノイズを出
し続けるという悪影響もなくすことができる。
なお、  CPU(11は本来の初期状態にもどるだけ
であり、装置の異常箇所を検査すると共に再度データを
記憶させれば、容易に本来の機能を舎帰することができ
る。
又、前述の説明は時間1kfftlJ限するためにタイ
マを使用したが、CPUにタイマ機能を持走せたり。
外から与えてもよく、さらに非接触カードを例としたが
これにとられれないことは当然である。
〔発明の効果] 以上のようにこの発明によれば、演算処理の時間をsJ
限してもなおその時間内に処理が終わらない場合、演算
手段を初期状態にもどすようにしたので、送受信データ
の処理に異常があったとしても1本来の機能を復帰でき
ると共に、不必要な送受信を制限することのできる送受
信データ処理を実現できるものである。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成図、第2図はこの発
明のフローチャート、第3図は従来の非接触カードの構
成図である。 (1:はCPU、 +21は発撫子、(5(はトリ力検
出回路。 (6)はタイマ#1.f71はタイマ#2である。 なお1図中、同一符号は同一、又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 (a)トリガ信号を検出後、送受信信号を演算手段で演
    算処理する第1のステップと、 (b)前記第1のステップで行なう演算処理を、その処
    理に必要とされる時間を大巾に越えない時間に制限し、
    終了させる第2のステップと、 (c)前記第2のステップで制限された時間をさらに越
    えて一定時間以上経過しても、前記第1のステップの演
    算処理が終了しない場合に、前記演算手段を初期状態に
    もどす第3のステップと、 を備えたことを特徴とする送受信データ処理方法。
JP1037619A 1989-02-17 1989-02-17 送受信データ処理方法 Pending JPH02217937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1037619A JPH02217937A (ja) 1989-02-17 1989-02-17 送受信データ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1037619A JPH02217937A (ja) 1989-02-17 1989-02-17 送受信データ処理方法

Publications (1)

Publication Number Publication Date
JPH02217937A true JPH02217937A (ja) 1990-08-30

Family

ID=12502641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1037619A Pending JPH02217937A (ja) 1989-02-17 1989-02-17 送受信データ処理方法

Country Status (1)

Country Link
JP (1) JPH02217937A (ja)

Similar Documents

Publication Publication Date Title
KR100705522B1 (ko) 보조 연산용 코프로세서 내장형 ic 카드 및 그 제조 방법
JP2842750B2 (ja) Icカード
JP3522882B2 (ja) プロトコル切換方法
JP3590338B2 (ja) 携帯可能電子装置
CN100412790C (zh) 微处理器
JPH02217937A (ja) 送受信データ処理方法
JPH0612376A (ja) 携帯型電子装置
JP2748253B2 (ja) Icカード情報処理システム
JP2879163B2 (ja) Icカードデータ読出/書込装置及びicカード
JPH0229888A (ja) 非接触icカード
JPH02196390A (ja) Icカード
JPS63268085A (ja) 携帯可能記憶媒体読取書込装置
JP2654803B2 (ja) Icカード
EP0614148A1 (en) Data processing apparatus
JPH0398188A (ja) Icカード
JPH01140276A (ja) 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法
JPH05108539A (ja) データ処理装置
JPH05324153A (ja) 情報処理装置
JPH11161519A (ja) リセット装置
JPS6073722A (ja) タイマ出力制御回路
JPS58105324A (ja) 本体機器と周辺機器との接続装置
JPH01123357A (ja) 割り込み制御方式
JPH0415846A (ja) 共有メモリの異常診断方式
JP2018200630A (ja) 制御装置、その制御方法、及びプログラム
JPH05191471A (ja) フラグ同期通信装置