JP2879163B2 - Ｉｃカードデータ読出／書込装置及びｉｃカード - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリと共にマイクロコンピュータ（以下
CPUという）を内蔵したICカードと、このICカードが着
脱自在に装着され、読み出されたデータをICカードから
受け取ると共に、ICカードに対して書き込みのためのデ
ータを送出するデータ読出／書込装置とを備えるICカー
ドデータ読出／書込装置及びICカードに関するものであ
る。

〔従来の技術〕

従来、ICカードとして、メモリの他に該メモリに対す
るデータの読み出し／書き込み制御や、所定の演算処理
を行なうCPUを内蔵し、このCPUにトータルシステムでの
高度な分散処理、データのファイル管理、機密保持管理
などを行わせるようにしたものがある。このようなICカ
ードのメモリに対してデータの読み出し／書き込みを行
なうときには、ICカードをリーダライタ（R/W）に対し
て接触式或いは非接触式で装着し、該R/Wを介してホス
トコンピュータなどの所定の装置とICカードとを接続す
ることにより、ICカード内のメモリとホストコンピュー
タとの間でデータの授受を行って読み出し／書き込みを
行なう。

〔発明が解決しようとする課題〕

現在、CPUを内蔵するICカードとR/Wとのアクセス速度
は、接触式及び非接触式にかかわらずホストコンピュー
タとR/Wのインターフェース（I/F）の伝送速度に合わせ
ている。これは、ICカードが内蔵しているCPUの処理速
度に依存せざるを得ないためである。これに対してCPU
を内蔵しないメモリカードでは、R/W上のCPUによるカー
ドとのDMA転送を行ったり、高速なI/Fを使用してデータ
伝送の高度化を実現している。

以上要するに、ICカードはCPUを内蔵しているがゆえ
にアクセス速度或いはアクセスタイムがメモリカードに
比べて著しく遅く大きな欠点となっている。このため、
ICカードとR/Wとの間の結合を電磁結合などによる非接
触式にしたときには、ノイズ干渉などの雑音により、デ
ータアクセスにかかる時間が長くなるほどノイズの影響
を受け、データの信頼性が低下してしまう。

よって本発明は、上述した従来の問題点に鑑み、デー
タの伝送速度の高速化を図り、非接触式であってもノイ
ズによる影響を少なくしたCPU内蔵のICカードを提供す
ることを課題としている。

〔課題を解決するための手段〕

上記課題を解決するため本発明により成されたICカー
ドデータ読出／書込装置は、第１図の基本構成図に示す
如く、メモリ11と、該メモリ11に記憶されているデータ
を読み出し或いは該メモリに対して所定のデータを書き
込む制御や所定の演算処理などを行なうマイクロコンピ
ュータ12と、該マイクロコンピュータ12によらず直接前
記メモリに対してデータの書き込み或いは該メモリに記
憶されているデータの読み出しを行なう直接読み出し／
書き込み手段13を有するICカード１と、該ICカード１が
着脱自在に装着され、読み出されたデータをICカード１
から受け取ると共に、ICカード１に対して書き込みのた
めのデータを送出するデータ読出／書込装置２とを備
え、前記ICカード１が、前記データ読出／書込装置２か
ら読み出し／書き込み信号と共に入力するデータ分類コ
マンドに基づいて、前記ICカード内のシステムの管理、
設定などカードをコントロールするための登録データ
と、前記ICカード内のシステムに関係なく蓄積される汎
用データとを区別するためのデータ分類を判定するデー
タ分類判定手段12aと、該データ分類判定手段12aによる
判定結果前記データ分類が汎用データであることによっ
て前記直接読み出し／書き込み手段13を選択的に働かせ
る選択手段12bと、前記データ分類判定手段12aによる判
定結果前記データ分類が汎用データであることによって
前記データ読出／書込装置２に対してクロックを通常速
度から高速度に切り換える切換要求信号を送出する切換
要求手段12cと有し、前記データ読出／書込装置２が、
前記ICカード１の切換要求手段12cからの切換要求信号
によってクロックの速度を高速度に切り換えるクロック
切換手段23を有することを特徴としている。

また、本発明によるICカードは、第１図の基本構成図
に示す如く、メモリ11と、該メモリ11に記憶されている
データを読み出し或いは該メモリ11に対して所定のデー
タを書き込む制御や所定の演算処理などを行なうマイク
ロコンピュータ12と、該マイクロコンピュータ12によら
ず直接前記メモリ11に対してデータの書き込み或いは該
メモリに記憶されているデータの読み出しを行なう直接
読み出し／書き込み手段13と、外部から読み出し／書き
込み信号と共に入力するデータ分類コマンドに基づい
て、内部のシステムの管理、設定などカードをコントロ
ールするための登録データと、前記ICカード内のシステ
ムに関係なく蓄積される汎用データとを区別するための
データ分類を判定するデータ分類判定手段12aと、該デ
ータ分類判定手段12aによる判定結果前記データ分類が
汎用データであることによって前記直接読み出し／書き
込み手段13を選択的に働かせる選択手段12bと、前記デ
ータ分類判定手段12bによる判定結果前記データ分類が
汎用データであることによって外部に対してクロックを
通常速度から高速度に切り換える切換要求信号を送出す
る切換要求手段12cとを有することを特徴としている。

〔作 用〕

以上の構成において、ICカード１内のマイクロコンピ
ュータ12は、メモリ11に対してデータの読み出し／書き
込み制御や、所定の演算制御を行う。また、直接読み出
し／書き込み手段13は、データ読出／書込装置２から読
み出し／書き込み信号と共に入力するデータ分類コマン
ドに基づいてデータ分類判定手段12aが行う、ICカード
内のシステムの管理、設定などカードをコントロールす
るための登録データと、前記ICカード内のシステムに関
係なく蓄積される汎用データとを区別するためのデータ
分類の判定結果によってデータ分類が汎用データである
とき選択手段12bにより働かされる。また、データ分類
判定手段12aによる判定結果によってデータ分類が汎用
データであるとき、切換要求手段12cが、データ読出／
書込装置２に対してクロックを通常速度から高速度に切
り換える切換要求信号を送出し、これに応じてデータ読
出／書込装置２内のクロック切換手段23がICカード１へ
のクロックの速度を高速度に切り換えるので、ICカード
データ読出／書込装置におけるICカードの読出及び書込
のためのデータの伝送速度をデータの種類が汎用データ
であるときに高速度に、カード内のシステムをコントロ
ールするためのデータである登録データのときに低速の
通常速度に切り換えることができる。

また、ICカード１内の直接読み出し／書き込み手段13
は、外部から読み出し／書き込み信号と共に入力するデ
ータ分類コマンドに基づいてデータ分類判定手段12aが
行う、内部のシステムの管理、設定などカードをコント
ロールするための登録データと、前記ICカード内のシス
テムに関係なく蓄積される汎用データとを区別するため
のデータ分類の判定結果によってデータ分類が汎用デー
タであるとき、選択手段12bにより選択的に働かされ
る。そして、データ分類判定手段12aによる判定結果に
よってデータ分類が汎用データであるとき、切換要求手
段12cが、外部に対してクロックを通常速度から高速度
に切り換える切換要求信号を送出するようにしているの
で、該切換要求信号に応じて外部から入力するクロック
により読出及び書込のためのデータの伝送速度をデータ
の種類が汎用データであるときに高速度に、カード内の
システムをコントロールするためのデータである登録デ
ータのときに低速の通常速度に切り換えることができ
る。

よって、メモリ11に対するデータの読み出し或いは書
き込みが、ICカード内のマイクロコンピュータ12によっ
て全て行われるものに比べて高速に行えるようになる。

〔実施例〕

以下、本考案の実施例を図面に基づいて説明する。

第２図は本発明によるICカードの一実施例を示し、同
図において、１は接触端子を持たない非接触式のICカー
ドであり、該ICカード１はその内部にEPROMやEEPROMな
どから構成されたデータメモリ11と、CPU12と、直接メ
モリアクセスコントローラ（以下DMACという）13と、I/
O切換回路14と、シリアル／パラレル変換回路15と、パ
ラレル／シリアル変換回路16と、復調回路17と、変調回
路18と、受信コイル19と、送信コイル20aと、整流平滑
及び電圧安定化回路20bと、発振回路20cとを備える。

また、２はリーダライタ（R/W）でり、該R/W2はI/O切
換回路21と、コマンド判別回路22と、タイミング制御回
路23と、バッファメモリ24と、インターフェース25と、
シリアル／パラレル変換回路26と、パラレル／シリアル
変換回路27と、復調回路28と、変調回路29と、受信コイ
ル30と、送信コイル31と、発振回路32とを備える。

以上の構成において、R/W2に対してICカード１を非接
触式で装着すると、送信コイル31,20と受信コイル19,30
とが互いに電磁結合され、送信コイルが発生する磁界の
変化を受信コイルにより誘導電流として取り出し、デー
タの送受信や電源供給を非接触式で行う。なお、電磁結
合の他に光結合やマイクロ波によっても非接触式で送受
信を行なうことができる。

ICカード１内のCPU12は、メモリ11に対して読み出し
／書き込み制御信号（以下R/W信号という）とアドレス
信号を出力し、CPU12を介してメモリ11のデータがI/O切
換回路14に入出力される。更に、CPU12は内部のマイク
ロプログラムの中にDMACプログラムを内蔵している。

また、DMAC13はメモリ11に対してR/W信号、アドレス
信号を出力し、メモリ11のデータがI/O切換回路14に直
接入出力される。I/O切換回路14はDMAC13に対して直接
メモリアクセス（以下DMAという）の要求信号を出力
し、DMAC13はI/O切換回路14に対してDMAの許可信号を出
力し、これによってI/O切換回路14はCPU12を介したデー
タの読み出し／書き込みと、CPU12を介さずに直接メモ
リ11に対するデータの読み出し／書き込みを切換える。
メモリ11からのパラレルデータはI/O切換回路14を介し
てパラレル／シリアル変換回路16に入力されたシリアル
データに変換され、更に変調回路18により変調されて送
信コイル20aに入力される。

一方、受信コイル19で受信されたシリアルデータは復
調回路17により復調され、シリアル／パラレル変換回路
15でパラレルデータに変換されてI/O切換回路14に入力
される。また受信コイル19で受信された電源は、整流平
滑及び電圧安定化回路20bにより整流平滑と電圧安定化
が行なわれて各部に供給される。また、発振回路20cはC
PU12とDMAC13に動作クロックを与える。

メモリ11は、処理結果や一時データなどの各種汎用デ
ータを記憶する汎用データ領域111と、識別コード（I
D）などの所定データを登録するための登録データ領域1
12とを有する。具体的には、登録データ（カード設定デ
ータ）としては、パソコン、データ管理装置からICカ
ード１の立ち上げを行いICカード１内のCPU12を活性化
させるためのデータ、正当性確認などの処理を行うた
めのIDデータ、メモリ11などのICカード１内のシステ
ムの管理、設定を行うためのデータがあり、汎用データ
としては、ICカード１内のメモリ11に蓄積された日報デ
ータがある。要するに、登録データはICカード１のシス
テムを設定したりする、所謂カードコントロールデータ
であり、汎用データは上記設定終了後にICカード１と装
置間で授受される一般にICカード１の内容に関係しない
データである。なお、DMAC13は、同図に点線で示すよう
に、CPU12と１チップで構成されるものでもよい。

R/W2において、インターフェース25を介してホストコ
ンピュータ３から入力されるR/W信号は、バッファメモ
リ24とI/O切換回路21に入力される。また、ホストコン
ピュータ３からの読み出し／書き込みデータは、バッフ
ァメモリ24を介してI/O切換回路21に入出力される。そ
して、ICカード１内のメモリ11に記憶されているデータ
を読み出すときには、受信コイル30によりメモリ11のデ
ータを受信し、復調回路28でこれを復調してシリアル／
パラレル変換回路26においてパラレルデータに変換し、
コマンド判別回路22を介してI/O切換回路21に入力し、
更にバッファメモリ24、インターフェース25を介してホ
ストコンピュータ３に対して出力する。また、データを
メモリ11に書き込むときと、R/W信号をICカード１に出
力するときには、ホストコンピュータ３からのデータ及
びR/W信号をインターフェース25、バッファメモリ24、I
/O切換回路21を介してパラレル／シリアル回路27に入力
してシリアル変換し、更に変調回路29により変調して送
信コイル31に出力する。

一方、ホストコンピュータ３からのメモリ11のアドレ
ス信号は、インターフェース25、タイミング制御回路23
及びバッファメモリ24を介してI/O切換回路21に入力さ
れ、パラレル／シリアル変換回路27、変調回路29、送信
コイル31を通じてICカード１に出力される。

タイミング制御回路23は、発振回路32からのクロック
に基づき、通常速度の通常クロックと、高速度の高速ク
ロックの２種類のクロックを選択的に出力する。そし
て、通常クロックのときにはメモリ11の登録データ領域
112に対してCPU12によるデータの読み出し／書き込みを
行ない、高速クロックのときには汎用データ領域111に
対してDMAによる読み出し／書き込みを行う。

また、コマンド判別回路22は、受信コイル30、復調回
路28、シリアル／パラレル変換回路26を介してICカード
１から出力された速度変換要求信号をデコードし、その
デコード結果をタイミング制御回路23に入力することに
より、このタイミング制御回路23からの上記クロック速
度を設定する。なお、I/O切換回路14,21はクロック速度
を常時監視してタイミングのずれを防止している。

上述のことを行うために予めICカード１のコマンドと
して、「登録データ書込」、「汎用データ書込」、「登
録データ読出」及び「汎用データ読出」を用意してお
く。これらのコマンドをICカード１がデコードすること
により、登録データと汎用データの区別、読出と書込の
区別を行うことができる。ICカード１は上記によってR/
Wに速度切換要求を行い、このためにICカード１からの
出力回路はフリップフロップを用い、ICカードが活性化
（CPU12のプログラムのリセットなどのカードのリセッ
ト処理）を行うときには登録データ速度で行うように出
力信号を送出する。このときの信号は、他のコマンドと
重複しないようなものを選定し、誤動作を防止するよう
にする。ICカード１が活性化されてからのICカード１と
R/Wの伝送速度は、平常では低速になっているので、速
度切換コマンドを汎用データのリード、ライトのオン、
オフの区別をすることで制御することができる。

第３図は、ICカード１内のCPU12が実行する仕事（一
部その他の回路の処理も含む）を示すフローチャート図
であり、CPU12はICカード１がR/W2に装着されると起動
され、まずステップS1においてICカード１を活性化し、
タイミング制御回路23に対してメモリ11の読み出し／書
き込み速度をCPU12を介した読み出し／書き込みを行な
う通常の速度に設定すると共に、ICカード１の正当性を
確保する。

次にステップS2においてR/W2を介してホストコンピュ
ータ３からデータ分類コマンドと共に入力するR/W信号
に基づいてメモリ11に対するデータの読み出しか、書き
込みかを判定し、読み出し処理であればステップS3に進
む。

ステップS3においては、読み出しコマンドとアドレス
信号をR/W2から受信コイル19、復調回路17、シリアル／
パラレル変換回路15、I/O切換回路14を介して受信す
る。次に、ステップS4において、上記データ分類コマン
ドに基づいて読み出すデータが汎用データであるか登録
データであるかを判定し、登録データであればステップ
S5に進み、ここでCPU12からメモリ11の登録データ領域1
12にアクセスし、次のステップS6においてこのアクセス
したアドレスのデータを取り込むと共に、I/O切換回路1
4、パラレル／シリアル変換回路16、変調回路18、送信
コイル20aを介してR/W2に対して出力させる。

上記ステップS4の判定の結果読み出すデータが汎用デ
ータであればステップS7に進み、CPU12はDMAプログラム
を実行する。これによりCPU12はスタンバイとなり、R/W
信号、アドレス信号、データの各バスの所有権はCPU12
からDMAC13に切替わる。すなわち、ステップS4の実行に
よってCPU12は、外部装置であるホストコンピュータ３
から読み出しコマンドと共に入力するデータ分類コマン
ドに基づいて、前記直接読み出し／書き込み手段として
のDMAC13を選択的に働かせる選択手段として機能してい
る。

次にステップS8に進み、R/W2に対して速度切換要求信
号（高速クロックの要求信号）を出力する。その後ステ
ップS9において、R/W2がこの要求信号を受信コイル30で
受信し、復調回路28、シリアル／パラレル変換回路26を
介してコマンド判定回路22が入力してこれをデコードす
る。そしてステップS10においてタイミング制御回路23
が通常速度から高速度の高速クロック発振に切換わる。
次のステップS11においては、速度が切換わったか否か
を判定し、判定がYESならばステップS12においてR/W2か
らICカード１に対して読み出しアドレス信号をパラレル
／シリアル変調回路27、変調回路29、送信コイル31を介
して出力する。次にステップS13に進み、ここでDMAC13
は該アドレス信号によりメモリ11の汎用データ領域111
をアクセスし、そこに記録されているデータをパラレル
／シリアル変換回路16、変調回路18、送信コイル20aを
介してR/W2に対して出力する。上記ステップS10〜S13が
DMA転送処理である。

そしてステップS14において、上記データの送出後R/W
2に対して通常速度に再度切換えるための速度切換要求
信号を出力し、ステップS15においてコマンド判別回路2
2がこれをデコードし、ステップS16においてタイミング
回路23が該デコード出力により通常速度の通常クロック
発振に切換える。その後ステップS17において通常速度
に切替ったか否かを判定し、YESならばステップS33に進
み、DMAC13はCPU12に対してDMA転送処理の終了信号とCP
Uアクティブ信号を出力し、DMACプログラムを終了して
制御権をCPU12に渡す。これによりバスの所有権は再びC
PU12のものとなり、メインプログラムが実行される。

上記ステップS2における判定の結果が、メモリ11に対
するデータの書き込みであれば、ステップS18に進む。
このステップS18においては、書き込みコマンドとアド
レス信号をR/W2から受信コイル19、復調回路17、シリア
ル／パラレル変換回路15、I/O切換回路14を介して受信
する。次にステップS19において書き込みデータが登録
データか汎用データであるかを判定し、登録データであ
ればステップS20に進んで、メモリ11の登録データ領域1
12をアクセスし、次のステップS21において、ホストコ
ンピュータ３からの書き込みデータをR/W2を介して入力
し、更に受信コイル19、復調回路17、シリアル／パラレ
ル変換回路15、I/O切換回路14を通じて入力して上記ア
クセスしたアドレスに書き込みデータを書き込む。

また上記ステップS19の判定の結果、読み出すデータ
が汎用データであれば、ステップS22に進み、ここでDMA
プログラムに分岐してメインプログラムを停止する。こ
れによりCPU12はスタンバイとなり、R/W信号、アドレス
信号、データの各バスの所有権はCPU12からDMAC13に切
替わる。すなわち、ステップS19の実行によってCPU12
は、外部装置であるホストコンピュータ３から書き込み
コマンドと共に入力するデータ分類コマンドに基づい
て、前記直接読み出し／書き込み手段としてのDMAC13を
選択的に働かせる選択手段として機能している。

次にステップS23に進み、DMAC13はR/W2に対して速度
切換要求信号（高速クロックの要求信号）を出力する。
R/W2は該要求信号を受信コイル30で受信し、ステップS2
4において復調回路28、シリアル／パラレル変換回路26
を介してコマンド判別回路22に入力し、これをデコード
する。そしてステップS25においてタイミング制御回路2
3が通常速度から高速度の高速クロック発振に切換え
る。次のステップS26では、速度が切替わったか否かを
判定し、YESならばステップS27において、R/W2からICカ
ード１に対して書き込みアドレス信号と書き込みデータ
がパラレル／シリアル変換回路27、変調回路29、送信コ
イル31を介して出力される。次にステップS28に進み、
ここでDMAC13は該アドレス信号によりメモリ11の汎用デ
ータ領域111をアクセスし、書き込みデータを書き込み
格納する。上記ステップS25〜S28がDMA転送処理であ
る。

そしてステップS29において上記データの書き込み後R
/W2に対して通常速度に再度切換えるための速度切換要
求信号を出力し、ステップS30においてコマンド判別回
路22がこれをデコードし、ステップS31においてタイミ
ング回路23がこのデコード出力により通常速度の通常ク
ロック発振に切換える。そしてステップS32において通
常速度に切替ったか否かを判定し、YESならばステップS
33に行き、DMAC13はCPU12に対してDMA転送処理の終了信
号とCPUアクティブ信号を出力し、DMACプログラムを終
了して制御権をCPU12に渡す。これによりバスの所有権
は再びCPU12のものとなり、メインプログラムが実行さ
れる。

なお、上記実施例では非接触式のICカードについて説
明したが、接触式であってもよい。しかし、非接触型の
ICカードに適用したときには、データがICカードと送受
信手段間の空間に存在する時間が短縮されるので、外来
ノイズ等に対するデータの信頼性が向上する。

〔効 果〕

以上説明したように本発明によれば、読み出し／書き
込み信号と共に入力するデータ分類コマンドの判定結
果、データ分類が汎用データであるとき、直接読み出し
／書き込み手段が、マイクロコンピュータによらず直接
メモリに対してデータの読み出し／書き込みを行うよう
になると共に、データ読出／書込装置に対してクロック
を通常速度から高速度に切り換える切換要求信号を送出
し、これに応じてICカードへのクロックの速度を高速度
に切り換えているので、その後データ読出／書込装置か
ら入力される汎用データのメモリに対するデータの読み
出し或いは書き込みが、マイクロコンピュータによって
行われるものに比べて高速に行えるようになり、また短
時間で大量のデータの読み出し／書き込みが可能となる
ので、非接触型のICカードであっても、データが外来ノ
イズに曝される時間が短縮されるので、外来ノイズ等に
対するデータの信頼性が向上するという効果が得られ
る。

【図面の簡単な説明】

第１図は本発明によるICカードデータ読出／書込装置及
びICカードの基本構成を示すブロック図、 第２図は本発明によるICカードデータ読出／書込装置の
実施例を示す図、 第３図は第２図中のCPUが行う仕事を示すフローチャー
ト図である。 １……ICカード、11……メモリ、12……マイクロコンピ
ュータ（CPU）、12a……データ分類判定手段、12b……
選択手段、12c……切換要求手段、13……直接読み出し
／書き込み手段（DMAC）、２……データ読出／書込装置
（リーダライタ）、23……クロック切換手段。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06K 17/00 G06K 19/07 G06F 3/08

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】メモリと、該メモリに記憶されているデー
   タを読み出し或いは該メモリに対して所定のデータを書
   き込む制御や所定の演算処理などを行なうマイクロコン
   ピュータと、該マイクロコンピュータによらず直接前記
   メモリに対してデータの書き込み或いは該メモリに記憶
   されているデータの読み出しを行なう直接読み出し／書
   き込み手段を有するICカードと、 該ICカードが着脱自在に装着され、読み出されたデータ
   をICカードから受け取ると共に、ICカードに対して書き
   込みのためのデータを送出するデータ読出／書込装置と
   を備え、 前記ICカードが、前記データ読出／書込装置から読み出
   し／書き込み信号と共に入力するデータ分類コマンドに
   基づいて、前記ICカード内のシステムの管理、設定など
   カードをコントロールするための登録データと、前記IC
   カード内のシステムに関係なく蓄積される汎用データと
   を区別するためのデータ分類を判定するデータ分類判定
   手段と、該データ分類判定手段による判定結果前記デー
   タ分類が汎用データであることによって前記直接読み出
   し／書き込み手段を選択的に働かせる選択手段と、前記
   データ分類判定手段による判定結果前記データ分類が汎
   用データであることによって前記データ読出／書込装置
   に対してクロックを通常速度から高速度に切り換える切
   換要求信号を送出する切換要求手段とを有し、 前記データ読出／書込装置が、前記ICカードの切換要求
   手段からの切換要求信号によってクロックの速度を高速
   度に切り換えるクロック切換手段を有する、 ことを特徴とするICカードデータ読出／書込装置。
2. 【請求項２】メモリと、該メモリに記憶されているデー
   タを読み出し或いは該メモリに対して所定のデータを書
   き込む制御や所定の演算処理などを行なうマイクロコン
   ピュータと、該マイクロコンピュータによらず直接前記
   メモリに対してデータの書き込み或いは該メモリに記憶
   されているデータの読み出しを行なう直接読み出し／書
   き込み手段と、外部から読み出し／書き込み信号と共に
   入力するデータ分類コマンドに基づいて、内部のシステ
   ムの管理、設定などカードをコントロールするための登
   録データと、前記ICカード内のシステムに関係なく蓄積
   される汎用データとを区別するためのデータ分類を判定
   するデータ分類判定手段と、該データ分類判定手段によ
   る判定結果前記データ分類が汎用データであることによ
   って前記直接読み出し／書き込み手段を選択的に働かせ
   る選択手段と、前記データ分類判定手段による判定結果
   前記データ分類が汎用データであることによって外部に
   対してクロックを通常速度から高速度に切り換える切換
   要求信号を送出する切換要求手段とを有する、 ことを特徴とするICカード。