JPH0221751A

JPH0221751A - バイアス歪を測定及び解消する配置

Info

Publication number: JPH0221751A
Application number: JP1090517A
Authority: JP
Inventors: Gerard Pouzoullic; ジェラール　プーズーリ
Original assignee: Telecommunications Radioelectriques et Telephoniques SA TRT
Current assignee: Telecommunications Radioelectriques et Telephoniques SA TRT
Priority date: 1988-04-12
Filing date: 1989-04-10
Publication date: 1990-01-24
Also published as: FR2629963A1; FR2629963B1; US4980647A; EP0337545A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、計数クロックにより決定される測定期間中に
２進ｆ！累を計数する計数手段周囲に形成される、２進
信号のバイアス歪を測定する配置に関する。

非対称歪とも称されるバイアス歪を測定するかかる配置
は、英国特許明細書第１５８５１２１号に記載されてい
る。２進信号が長距離を伝送されるとバイアス歪によっ
て劣化した状態で受信されることがしばしばあるので、
この歪の測定が行なわれなければならない。前記の特許
明細書から公知の測定方法は、この歪の測定のために設
計されている。

計数りＯツクは、各２進要素毎に所定数のクロックパル
スを測定手段に供給するよう調整されている。２進信号
の立上がりエツジ又は立下がりエツジの到来は、カウン
タの内容をゼロにリセットし、次いでカウンタは２進信
号の逆方向のエツジが到来するまでのクロックの計数を
再開する。かかる系列を所定回繰り返した後で平均値が
求められてランプの直線状アレイによって表示される。

この配置には、計数クロックが測定されるべき２進信号
と同期するよう調整されねばならないことに関連する第
１の欠点がある。第２の欠点は、ランプの直線状アレイ
による歪の表示は非常に正確とはいえず、測定された歪
の量子化値を提供するものではなく、従って自動補正が
必要な時に直接かつ単純な方法で用いられえないという
ことによる。

本発明の目的は、前記の欠点を効果的に解決し、またゼ
ロ周波数スペクトル成分を全く含まない種類の２進信号
についてこの種の歪のための補正手段を提供するにある
。

この目的のため、発明の詳細な説明の冒頭に記載される
種類のバイアス歪測定配置は、ゼロ周波数スペクトル成
分を全く含まない、つまり「１」状態２進要素と同数の
「０」状！！！２進要素からなる種類の２進信号に対し
、制御により自動的に、一方では所定測定期間中引数手
段により計数される複数の有効サンプルに対し歪の符号
及び量子化値を決定するよう分析される信号の周波数の
倍数の周波数でサンプリングされる２進要素を有する前
記２進信号を順次分析することでバイアス歪の測定を行
ない、他方では付随するバイアス歪を解消する手段の助
けを借りて２進要素の持続時間を測定された歪の量子化
値に比例して増加させ、持続時間が増加されるべき２進
要素の符号は測定された歪の符号により決定されるよう
にして萌記歪の補正を行ない、このようにして補正され
た信号は歪が解消されるまで必要に応じて再び分析され
補正されることを特徴とする。かかる配置が分析される
信号の周波数の倍数の値のサンプル値で動作しつるため
、かかる配置は如何なるビットレートでも使用できると
いう利点がある。また歪についての情報が量子化値であ
るため、正確な表示が行なえ、またこの値は自動的な歪
の不備の補正及び解消にも用いられる。

バイアス歪の測定配置は、現在電信に関係する分野で使
用されているが、本発明による配置は１、モデムにおい
て前述の種類の２進信号のこの種の歪みの測定及び解決
に用いるのにも特に適する。

実際、ベースバンド伝送モードを用いる接続は送信器、
ライン及び受信器から形成され、受信器は例えばライン
イコライザからなる受信データ信号を等化する手段から
なる。送信器は、伝送されるべき論理データは所定のコ
ードに変換し、ライン（二線式導線）を介して受信器に
送る。ラインは完全でありえず、１／（７則により信号
のスペクトル成分を多かれ少なかれ減衰せしめるので、
良好な近似として低域フィルタとみなすことができる。

従って受信器は、伝送データを回復するため逆の曲線に
従って減衰成分を増幅しなければならない。また、トラ
ンス、キャパシタその他があると直ｉ電流及び非常に低
い周波数は抑圧される。

従って用いられるコード信号はゼロ周波数スペクトル成
分を全く含まないのが好ましく、そのため現在ではバイ
フェーズコードが用いられる。従ってモデムの受信器で
は、電話ラインの歪を補正するラインイコライザが挿入
される。しかし特定の条件では、如何なるイコライザに
ついてもバイアス歪が存在する。このようにして、イコ
ライザの動作限界においては、つまり受信信号が非常に
長いラインを伝送されてくる場合には、信号は補正され
難くなり、バイアス歪の存在を示す直流成分が現われ、
このバイアス歪が５０％を越えると、エラーが発生して
モデムは正しく動作しなくなる。

この種の不都合をなくすには、イコライザの出力にある
バイアス歪を測定及び解消する本発明による配置をライ
ンイコライザの出力に接続するだけでよい。このように
してバイアス歪を測定及び解消する配置によりさらに補
正が行なわれるため、信号の範囲が数（ｆ３広まり、従
ってモデムの性能が大幅に改善される。ベースバンドモ
デムの図は、例えばＭＡＳＳＯＮ発行の「コレクシコン
　チクニーり　エ　シャンチフィーク　デ　テレコムニ
カション」中のマイケル　スタインによる「レモデム　
ブール　トランスミッション　ド　ドネー」の１２９頁
に示されている。その図では、本発明によるバイアス歪
の測定及び解消配置は、イ６コライザとサンプリング回
路及びデコード回路が後続する制限増幅器との間に介装
される。

第１図には、バイアス歪を測定及び解消する配置の入力
に現われると思われる様々な信号を示す。

周波数Ｆｏ及び周期Ｔ０を有するデータクロックは線ａ
に示されている。

ｌｂには、対応する２進系列とともに、例えばモデムの
受信器に伝送されるべき信号の例が示されている。

線Ｃには、バイアス歪に影響されない場合にバイアス歪
の測定及び解消配置の入力へ供給されるバイフェーズ形
式に符号化された伝送信号が示されている。バイフェー
ズ符号データでは「１」状態は立上がり遷移で符号化さ
れ、「０」状態は立下がり遷移で符号化される。つまり
、「１」ビットは「０」状態に後続する１゛１」状態に
よりコード化され、［０，１ピツトは「１」状態に後続
する「０」状態によりコード化される。従ってライン上
を伝送される信号は同数回の「１」とｒＯＪとからなる
ので、バイフェーズコード化信号の直流成分はゼロであ
る。

線ｄには、正バイアス歪と称されるものに影響された場
合、つまり「１」の持続時間が「０」の持続時間より長
い場合にバイアス歪の測定及び解消配置の入力に供給さ
れる伝送信号が示されている。

これに対し線ｅには、負バイアス歪と称されるものに影
響された場合、つまり１“０］の持続時間が「１１の持
続時間より良い場合にバイアス歪の測定及び解消配置の
入力に供給される伝送信号が小されている。

第２図には本発明によるバイアス歪の測定及び解消配置
ＢＤＣのブロック図が丞されている。

２進信号のバイアス歪を測定する配置は、計数クロック
により定められる測定期間中に２進要素を計数する４数
手段の周りに形成され、ゼロ周波数スペクトル成分を全
く含まない、つまり「１」状態２進要素と同数の１°０
」状１１！２進要素からなる種類の２進信号に対し、制
御により自動的に、一方では所定測定期間中計数手段に
より計数される複数の有効サンプルに対し歪の符号およ
び量子化値を決定するよう分析される信号の周波数の倍
数の周波数でサンプリングされる２進要素を有する前記
２進信号を順次分析することでバイアス歪の測定を行な
い、他方では付随するバイアス歪を解消する手段の助け
を借りて２進要素の持続時間を測定された歪の量子化値
に比例して増加させ、持続時ｒ１が増加されるべき２進
要素の符号は測定された歪の符号により決定されるよう
にして萌記歪の補正を行ない、このようにして補正され
た信号は歪が解消されるまで必要に応じて再び分析され
補正されることを特徴とする。

好ましい、但しそれに限定されない実施例では、配置１
ＢＤＣはラインイコライザＬＥＱの出力に接続される。

従ってイコライザＬＥＱと配！ＢＤＣは伝送ライン歪を
自動的に補正する配置をなす。

バイアス歪の測定及び解消配置ＢＤＣが、任意の欅類の
イコライザの出力に接続しうることは明らかであり、配
置ＢＤＣが但しく動作するのに必要な条件は、例えば全
てのパイフェーズ」−ドにおける如くコードが「１」と
同数回の１゛０」を有することである。

前１本の如く、等化された信号はバイアス歪による影響
を受けていることがありうる。イコライザＬＥＱの出力
に現われるこの歪について補正されていない信号ＮＣ８
は、配置ＢＤＣの入力Ｉに供給される。入力Ｉは補正回
路ＣＣの人力に接続される。この補正回路ＣＣにおいて
信号ＮＣ８は分析された後に制御２１Ｉ調製により補正
される。実際には信号ＮＣ８は、バイアス歪が解消され
るまで順次分析により補正される。収束時間つまりバイ
アス歪の解消に必要な時間は、信号を分析するために選
定されるサンプリング周波数の関数である。

信号の詳細な分析にはサンプリング周波数は充分に轟く
すべきであるが、高く選定しすぎると収束時間は過大な
値となる。かかる要件の調和をはかるに（よ妥協が必要
である。例えばサンプリング周波数が３２「ｏに等しく
選定されるならば、完全に満足しうるちのであり、また
例えばモデムのクロックにより容易に得られるが、ただ
しこの周波数の値に限られるものではない。かかるサン
プリングクロックＳＣＫは配置ＢＤＣの入力Ｃに供給さ
れる。クロックＳＣＫは入力Ｃから配［ＢＤＣの様々な
回路、特に補正回路ＣＣに供給される。

本発明の配置の好ましい実施例では、計数手段は歪測定
回路と訂正計数回路からなり、歪測定回路は、所定測定
期間中に信号をサンプリング周波数のレートで分析し歪
の符号を判定する２進カウ〕ツタからなり、補正計数回
路はアップダウンカウンタからなり、バイアス歪の符号
及び量子化値を出力する。補正４数回路からのデータ信
号は、配ＩＢＤＣの出力端子Ｏに伝送されるが、また歪
測定回路ＤＭの入力にも伝送されて、そこで分析される
（補正は順次分析により行なわれることに注意）。補正
されたあるいは補正されつつある出力信＠Ｃ８は、有利
に使用されうる配置ＦｆｆＢＤｃの出力Ｏで利用可能で
ある。従って配置ＢＤＣが用いられてベースバンド（デ
ムの受信器に挿入される場合には、出力信号Ｃ８は制限
増幅器に伝送され、次いで通常ラインイコライザにｍＷ
されるリンプリング回路及びデ」−ド回路に伝送される
。

歪測定回路ＤＭは、第２の入力はサンプリングクロック
ＳＣＫを供給される。例えば歪の測定は１６データピツ
トに対して、従ってこの場合３２の２３ｆＨＰ素に対し
て行なわれる。王をこれらの２進要素の１つの持続時間
とすると、歪を有するデータ信号をサンプリングするサ
ンプリングクロック５ＣＫ＝３２ＦｏはＴ／１６に等し
い。測定回路ＤＭは、「１」状態がリンブリングされる
度に単位分インクリメントされる、例えばｌ　１５１２
分周器であるカウンタを有する。バイアス歪がない場合
には、同数回１“１」とＩ°０］がサンプリングされる
。つまり、２５６のＮＪ状態と２５６　Ｉ　Ｏ−１状態
がある３２の２進要素については値２５６が示される。

これに対しバイアス歪が負の場合カウンタは２５６より
小さい値を示す。またバイアス歪が正の場合カウンタが
示す値は２５６を越える。従って歪の符号（極性とも称
される）が検出される。

本発明の配置の好ましい応用では計数クロツクは、所定
測定期間中サンプリング周波数のレートで計数を行なう
２進カウンタと、所定測定期間の終端で計数手段をゼロ
にリセットするピロリセット回路とからなるタイムベー
スである。

従って、各測定サイクルを形成するためタイムベースＴ
Ｂは、サンプリング周波数ＳＣＫのレートで動作するよ
う用いられる。タイムベースＴＢは、例えば５１２カウ
ンタと、ゼロリセット回路とからなる。サンプリング周
波数ＳＣＫの５１２周期が４数されると歪の符号が測定
される。このようにして３２の２進要素についてテスト
がされるとゼロリセット信号Ｒ８が測定回路ＤＭの入力
と補正計数回路ＵＤＣの入力とに伝送される３゜各測定
の結果、つまり歪の符号Ｏ８は、補正計数回路ＵＤＣの
第２の入力に伝送される。回路ＵＤＣは、歪の符号Ｏ８
が正ならインクリメントされ、歪の符号ＤＳが負ならデ
クリメントされる１６位置を有するアップダウンカウン
タである。

本発明による好ましい実施例では、歪測定配置に付随す
る解消手段は、歪の量子化値をロードされるカウンタか
らなる可変期間単安定（ワンショット）回路を有し、バ
イアス歪の影響を受けた２進要素の持続時間を歪の量子
化値に比例し歪の符号に応じて増大させる補正回路から
なり、補正回路の出力回路からなり、補正回路の出力は
、整形及び歪の補正後２進信号の複製である。

カウンタＵＤＣの内容は、補正回路ＣＣ内の可変期間単
安定回路ｖＯ８へ並列に（アップダウンカウンタが１６
位置を有する場合はＣＩ、Ｃ２゜Ｃ３，Ｃ４として）ロ
ードされる。この回路■Ｏ８は、補正カウンタＵＤＣが
保有する値に比例する。従ってバイアス歪の値に比例す
る持続時間のパルスを出力する。歪の符号は、補正回路
ＣＣ内で補正カウンタＵＤＣが出力する信号ＤＳＱ及び
Ｏ２０により検出される。従って、単安定回路ＶＯ８に
より、歪の符号に応じて「１」又は［０１を長くするこ
とで歪を有する信号が補正される。

補正された又は補正中の信号Ｃ８は、歪測定回路ＤＭに
おいて再分析される１、従ってシステムは被制御システ
ムであり、補正は歪が解消されない限り行なわれる。ま
た信号が補正される時は、測定された歪の値が判明して
表示できる。値は補正カウンタｔＪＤＣ内に２進形式で
保有される。

第３図には、バイアス歪の測定及び計算配置ＢＤＣの例
示的な実施例が示されている。配置ＢＤＣは、この特定
の応用例に限定されるものではないが、ゼロ周波数スペ
クトル成分を全く含まない種類のディジタル信号、特に
バイフェーズコードによりコード化された信号で動作し
、ベースバンドモデム内の受信器のラインイコライザの
出力に発生しがちなバイアス企の測定及び解消に特に適
する。実際に後述の配置をこの場合についてテストした
ところ有利であり、完全に満足すべき動作を行なった。

この非限定的な実施例では、歪測定回路ＤＭは、５１２
（２９）分周器の原理を実行するｎ＝９段の非同期モジ
ュロ２１カウンタの助けを借りて実現される。９個の７
リツプ７０ツブＦＦ１乃至ＦＦ９がカスケード式に配設
される。フリップフロップＦＦＩはＪＫ型であり、Ｊ入
力とに入力はくＴ型のフリップ７０ツブを形成するよう
）相豆接続され、信号Ｃ８が供給される。サンプリング
クロックＳＣＫが館記フリップ７０ツブＦＦ１のクロッ
ク入力に供給される。フリップ７０ツブＦＦ２乃至ＦＦ
９はＤ型である１、フリップフロップＦＦ１のσ出力は
次の７リツプ７０ツブＦＦ２のクロック人力に接続され
る。フリップＦＦ３乃至ＦＦ７については、２から７ま
で変わる添字ｉに対して、フリップフロップＦＦｉのσ
出力は、そのＤ入力と次の７リツプ７０ツブＦ　Ｆ　ｉ
　＋　１のクロック入力とに接続される。フリップ７０
ツ１ＦＦ８のび出力もそのＤ入力に接続される。フリッ
プフロップＦＦ８のＱ出力は、２つの入力を有するＮＡ
ＮＤ型ゲートＮＡ１の第１の入力に接続される。

ゲートＮＡＩの第２の入力はフリップフロップＦＦ９の
σ出力に接続される。ゲートＮへ１の出力はフリップ７
０ツブＦＦ９のクロック入力に接続される。フリップフ
ロップＦＦ９のａ出力はそのＤ入力に接続される。歪の
符号Ｏ８を出力するのはフリップ７０ツブＦＦ９のσ出
力である。つまり、σ出力が「１」状態にある場合はフ
リップ、フロップＦＦ９が計数を行なっていないという
ことであり、計数されたリンプルの数は２５６以）であ
るから歪の符号は負である。一方σ出力が［ＯＩ状態に
ある場合はフリップ７０ツブＦＦ９は！！１数を開始し
ており計数されたサンプルの数は２５Ｇを越えるから歪
の符号は正である。最終的に、フリップフロップＦＦ１
乃至ＦＦ９のＲ（ゼロリセット）入力の全てに、タイム
ベースＴＢにより形式されるゼロリセット信号が供給さ
れる。

タイムベースＴＢは、５１２（２’　）の１ノンブリン
グクロツタＳＣＫの期間を計数するｎ＝９段の非同期モ
ジュｑ２ｆｉカウンタにより各測定り゛イクルを形成し
、ゼロリセット回路は歪の符号を測定する各サイクル（
ＳＣＫの５１２ＷＩ間）後に出力信号Ｒ８により回路Ｄ
Ｍの７リツプフロツプをゼロにリセットする１、９個の
Ｄ型の２リツプフロツｌＦＦ１０乃至Ｆ　Ｆ　１　’８
はカスケード式に配設される。サンプリングクロックＳ
ＣＫはフリップフロップＦＦｌ０のクロック入力に供給
される。フリップ７０ツブＦＦ１０乃至ＦＦ１８につい
て、１０から１８まで変わる添字ｉに対してフリップフ
ロップＦＦｉのσ出力は、そのＤ入力に接続され、また
次の７リツプフＯツブＦＦｉ→−１のクロック入力にも
接続される。フリップフロップＦ　Ｆ１ａのＱ出力は、
５１２のサンプルクロックの期間が４敗された時に「１
」状態となるものであって、ゼロリセット回路に接続さ
れている。ゼ［１リセット回路は、２つのＤ型フリップ
７０ツブＦＦ１９及びＦＦ２０と、ＮＡＮＤ型ゲー上ゲ
ートＮＡ２ンバータ回路１１とからなる。１フリツプフ
ロツプＦＦ１８のＱ出力は、フリップ７ＯツブＦＦ１９
のＤ入力に接続され、フリップフロップＦＦ１９のＱ出
力はフリップ７０ツブＦＦ２０のＤ入力に接続される。

サンプリングクロックＳＧＫは前記フリップ７０ツブの
ＦＦ１９及びＦＦ２０のクロック入力に供給される。フ
リツブフ［１ツブＦＦ１９のσ出力は、２つの入力を有
するＮＡＮＤ型ゲー上ゲートＮＡ２の入力へ接続され、
ゲートＮＡ２の第２の入力はフリップ７０ツブＦＦ２０
のＱ出力に接続される。ゲー１−　Ｎ　Ａ　２の出力は
インバータ回路１１の入力に接続され、インバータ回路
■１の出力にはｔ！０リセット信号Ｒ８が出力される。

フリップ７０ツブＦＦ１ＢのＱ出力が「１」状態となる
時、つまり５１２ザンブリング期間が計数された時に、
この「１」状態はフリップフロップＦＦ１９の入力に、
次いでＦＦ２０の入力に供給される。フリップフロップ
ＦＦ１９のＱ出力は、次のサンプリングクロックパルス
で１゛０］状態に変化し、従ってσ出力は「１」状態に
変化するが、フリップ７０ツブＦＦ２０のＱ出力は１−
１」状態のままであり、回路ＮＡ２の出力はその２つの
人力が「１」状態であるからｌ’　ＯＪ状態であるため
、インバータ回路１１の出力信５’３Ｒ８は、次のサン
プリングクロックパルスまで「１」状態である。

このようにして歪測定回路ＤＭのフリップフロップのた
めのピロリセットパルスが発生される。出力信号Ｒ８は
、補正こ１数回路ＵＤＣの入力にも供給される。

補正計数回路ＵＤＣは、ピロリセット信＠Ｒ８に同期し
て動作し、ｎ−４段の、従って１６位置を有するモジュ
ロ２ηアツプ／ダウンカウンタと、歪の符号を判定する
回路とからなる。４つの７リツプ７０ツブＦＦ２１乃至
ＦＦ２４が、２つの人力を有する排他的ＯＲゲートＥＯ
１乃至ＥＯ８と、２つの入力を有するＡＮＤ型ゲートＡ
１乃至Ａ３とが、アップカウントとダウンカウントが行
なわれるようカスケード式に配設され、フリップフロッ
プＦＦ２５により歪の符号の検出がｑ能となる。

フリップ７０ツブＦＦ２１乃至ＦＦ２５の全てはそのク
ロック入力に信号Ｒ８を供給されるので信号Ｒ８と同期
し、アップダウンカウンタの内容及び歪の符号は、信号
Ｒ８の各パルス毎に、つまり歪の各測定後に変化しつる
。Ｄ型フリップフロップＦＦ２１は、そのＤ入力がその
σ出力に接続され、そのＱ出力がゲートＥＯＩの第１の
入力に接続される。ゲートＥＯ１の第２の人力には、歪
の符号に関する（ｍ　＠　Ｄ　Ｓが供給される。フリッ
プフロップＦＦ２１のＱ出力は、ゲートＥＯ５の第１の
入力にも接続される。ゲートＥＯ５の第２の入力は゛ノ
リツブフロップＦＦ２５のＱ出力に接続される。フリッ
プフロップＦＦ２２．ＦＦ２３．ＦＦ２４及びＦＦ２５
はＪＫ型であるが、これらの７リツプ７０ツブの各々の
Ｊ入力とに入力とは相互接続されてＴ型の７リツプフロ
ツプが形成されている。アップダウン４数段のうしろの
３段は同一である。従ってフリップフロップＦＦ２２．
ＦＦ２３及びＦＦ２４のＱ出力は、ゲートＥＯ２゜ＥＯ
３及びＥＯ４のそれぞれの第１の入力と、ゲートＥＯ６
，ＥＯ７及びＥＯ８の第１の入力とに接続される。ゲー
トＥＯ２，ＥＯ３及びＥＯ４の第２の入力には、歪の符
号に関する（ｉ　＠　Ｄ　Ｓが供給され、ゲートＥＯ６
，ＥＯ７及びＥＯ８の第２の入力は、フリップ７０ツブ
ＦＦ２５のＱ出力に接続される。ＥＯ２，ＥＯ３及びＥ
Ｏ４の出力、ゲー１〜Ａ１．Ａ２及びＡ３のそれぞれの
第１の入力に接続される。ゲートＡＩ、Ａ２及びＡ３の
第２の入力は、フリップ７０ツブＦＦ２２．ＦＦ２３及
びＦＦ２４のそれぞれの（相互接続された）Ｓ入力及び
に入力に接続される。ゲートＡ１．Ａ２及びＡ３の出力
は、フリップ７０ツブＦＦ２３゜ＦＦ２４及びＦＦ２５
それぞれの（相互接続された）Ｓ入力及びに入力に接続
される。このようにして測定回路ＤＭで行なわれる各測
定の結果は、歪が正の時インクリメントされてアップカ
ウンタとして働き歪が負のときデクリメントされてダウ
ンカウンタとして働くアップ／ダウンカウンタで用いら
れる。４段の各々の出力は、従って昇順でゲートＥＯ５
，ＥＯ６，ＥＯ７及びＥＯ８の出力は、歪の２選値を表
わす。フリップ７０ツブＦＦ２５のＱ出力及びσ出力は
歪の符号を表わし、正の歪ではＱ＝１でσ＝０であり、
負の歪ではＱ−〇でσ−１である。２進値及び歪の符号
は、直接用いられつる種類であり、簡単なデコード後に
瞬時歪の測定値を示すよう、あるいは複数サイクルにわ
たる計数動作後に平均歪を示すよう表示することができ
、また本発明の特性的特徴に従って歪の解消に用いられ
る。この目的のため補正カウンタＵＤＣの内容、ゲート
ＥＯ５，ＥＯ６，ＥＯ７及びＥＯ８のそれぞれの出力を
表わす値Ｃ１，Ｃ２、Ｃ３及びＣ４は、補正回路ＣＣ内
に含まれる可変持続時ｒ１単安定（ワンショット）回路
に並列にロードされ、同様に７リツプ７０ツブＦ　Ｆ　
２５のＱ出力とσ出力に出力され歪の符号を表わす信号
ＤＳＱ及びＤＳＱは、補正回路ＣＣの２つの入力に伝送
される。

補正回路ＣＣにおいて、歪を有しうる信号ＮＣ８はＤ型
フリップ７０ツブＦＦ２６の入力に供給される。フリッ
プフロップＦＦ２６のクロック入力にはサンプリングク
ロックＳＧＫが供給される。

次いで信号Ｎｃｓは自動的にクロックＳＣＫに同期化さ
れる。フリップ７０ツブＦＦ２６のＱ出力は、２つの入
力を有するＡＮＤ型のゲートＡ４の第１の入力に接続さ
れる。ゲートＡ４の第２の入力には回路ＵＤＣから送ら
れてくる信＠ＤＳＱが供給される。フリップフロップＦ
Ｆ２６のσ出力は、２つの入力を有するＡＮＤ型のゲー
トＡ５の第１の入力に接続され、ゲートＡ５の第２の入
力には回路ｔＪＤｃから送られてくる信号ＤＳＱが供給
される。ゲートＡ４及びＡ５の出力は、２つの入力を有
するＮＯＲ型のゲートＮＲ１の第１の入力と第２の入力
にそれぞれ接続される。ゲートＮＲ１の出力には、信号
ＤＳＱ＝Ｏの時フリップフロップＦＦ２６のＱ出力が再
生され、信号ＤＳＱ−１の時フリップフロップＦＦ２６
のσ出力が再生されるので歪の符号が判定できる。

歪補正を行なうために可変持続時間単安定回路ＶＯ８が
補正回路ＣＣ内に設けられている。従って回路は、持続
時間が補正カウンタＵＤＣ内の値に比例し、従ってバイ
アス歪の値に比例するパルスを出力する。バイアス歪が
正の場合２進「０］要素は２進「１」要素より短い。逆
に歪が負の場合２進「１」要素は２進１゛ＯＪ要素より
短い。符号が検出されると、単安定回路は、正の歪の場
合は「０」要素を長くし、負の歪の場合はＩＩＪ要素を
長くして歪のある信号を補正する。回路ｖＯ８は実際に
はｎ−４段の非同期モジ１０２ηカウンタで、補正カウ
ンタＬＩＤＣの内容のロードに応じて持続時間が較正さ
れるサイクルを規定することで１５ザンプルまでの加飾
を行なえる。従って回路ＵＯＣのゲートＥＯ５，ＥＯ６
，ＥＯ７７１ＦＥＯ８のそれぞれ値Ｃ１，Ｃ２，Ｃ３及
びＣ４を有する出力は、２つの入力を有するＮ　ＯＲ型
のゲ−１−ＮＲ２，ＮＲ３，ＮＲ４，及びＮＲ５のそれ
ぞれの第１の入力に接続される。ゲートＮ　Ｒ２。

ＮＲ３，ＮＲ４及びＮＲ５の第２の入力はゲートＮＲ１
の出力に接続される。計数回路ＶＯ８の４つの段の各々
は、Ｄ型の単一の７リツプ７０ツブＦＦ２７．ＦＦ２８
．ＦＦ２９及びＦＦ３０からなる。フリップ７０ツブＦ
Ｆ２７．ＦＦ２８．ＦＦ２９．ＦＦ３０のσ出力はそれ
ぞれのＤ入力に接続される。ゲートＮＲ２，ＮＲ３，Ｎ
Ｒ４及びＮＲ５の出力は、カウンタＵＤＣの内容を回路
ＶＯ８のカウンタ内に送り込むためフリップ７０ツブＦ
Ｆ２７．ＦＦ２８．ＦＦ２９及びＦＦ３０のそれぞれの
（１セツト）Ｓ入力に接続される。フリップ７０ツブＦ
Ｆ２７のσ出力は、フリップ７０ツブＦＦ２８のクロッ
ク入力と、４つの人力を有するＮ　Ａ　Ｎ　Ｄ　型のゲ
ートＮＡ３の第１の入力とに接続される。フリツプフロ
ツプＦＦ２８のσ出力は、フリツプフロツプＦＦ２９の
り［Ｉツク入力と、ゲートＮＡ３の第２の入力とに接続
される。

ノリツブ７０ツブＦＦ２９のσ出力は、フリツプフロツ
プＦＦ３０のクロック人力と、グー［〜ＮＡ３の第３の
人力とに接続される。フリップ７０ツブＦＦ３０のσ出
力は、ゲートＮＡ３の第４の入力に接続される。ゲート
ＮＡ３の出力は、回路ＶＯ８の出力となり、３つの人力
を有するＮＡＮＤ型のグ・−トＮＡ４の第１の入力に接
続される。ゲートＮΔ４の第２の入力はゲートＮＲ１の
出力に接続され、第３の入力はインバータＩ２の出力と
接続される。インバータＩ２はサイクルクロックＳＣＫ
を入力に供給されて、これを反転する。ゲートＮＡ４の
出力はノリツブ７０ツブＦＦ２７のクロック入力に接続
される。従ってカウンタＵＤＣの内容の値がロードされ
ると、その値から２゜までのカウントダウンを開始し、
そこで停止する。

このカウントダウン期間は、・歪の補正のため２進要素
に付は加えられるべきサンプルの数に対応する。またゲ
ートＮＡ３の出力は、カウンタｖＯ８が停止した時にｌ
ｉｎＭＪを発生するインバータ１３の入力に接続される
。インバータＩ３の出力は、２つの入力を有するＮＡＮ
Ｄ型のゲートＮＡＳの第１の入力に接続される。グー１
＝　Ｎ　Ａ　５の第２の入力にはゲートＮＲ１の出力信
号が供給される。。

ゲートＮＡ５の出力には、幾つかの賦課的シンプルを付
は加えることで歪が完全にか部分的に補正された、ゲー
トＮＲＩの出力信号の？！製が得られる。ゲートＮＡ５
は、２つの人力を有する排他的ＮＯＲゲートＥＮＲ１の
第１の入力に接続される。

ゲートＥＮＲ１の第２の入力には信号ＤＳＱが供給され
る。ゲートＥＮＲ１から出力される信号Ｃ８は、歪が完
全にか部分的に補正された、信号ＮＣ８の複製である。

配置ＢＤＣのかかる出力信号である信ｆ４　ＣＳは、歪
が解消されるまで歪測定回路ＤＭＦ再分析され補正が行
なわれる。配置ＢＤＣはこのようにして制御され、測定
及び解消は巡回的に行なわれる。

前述の如き配置は任意の４数位置で開始してよく、常に
収束が起こる。しかし、計数動作を０がら開始させたい
場合には、フリップフ［１ツブＦＦ１０乃ｆｉＦＦ２５
（７）（Ｌ’ＤＩＪセット）Ｒ入力に一膜内ゼロリセッ
ト信＠ＧＲが印加される。これらの信号Ｊ３よびこれら
の信号を伝えるのに適する接続は、第３図中に破線で示
されている。

かかる配置は単純であるため集積化しゃすく、技術上非
常に有利である。実際かかる配置ｔま限定された数の電
ｆ素ｆからなり、モノリシック集積化に特ｌ＝：適し、
また必要なアクセスの数が２つの供給端子、１つの（未
補正）データ人力端子、１つのく補正済又は補正中の）
データ出力端子、１つのサンプルクロック入力端子、及
び所望の場合−膜内ゼロリセット信号入力端子と少なく
てすむ。

【図面の簡単な説明】

第１図は歪を有する場合及び有さない場合のパイフェー
ス」−ド化信号と本発明の実施例の心髄なりロックの形
状を示す図、第２図は本発明によるバイアス歪を測定及
び解消する配回のブ［ｌツク図、第３図はバイアス歪を
測定及び解消する配置の実施例を示す図である。ＢＤＣ・・・バイアス歪の測定及び解消配置、［−２Ｅ
Ｑ・・・ラインイコライザ、ＣＣ・・・補正回路、ＤＭ
・・・歪測定回路、ＴＢ・・・タイムベース、ＵＤＣ・
・・補正田数回路、■Ｏ８・・・可変期間単安定回路、
ＦＦｌ−ＦＦ３０・・・フリップ７０ツブ、ＮＡ１−Ｎ
Ａ３・・・ＮＡＮＤ型ゲー上ゲート−１３・・・インバ
ータ、ＥＯＩ−ＥＯ８・・・排他的ＯＲ型ゲート、Ａ１
−Ａ５・・・ＡＮＤＮＯＲゲートＲＩ−５・・−ＮＯＲ
ゲート、ＥＮＲＩ・・・排他的Ｎ０ＲＰ！１ゲート、Ｎ
Ｃ８・・・補正されていない信号、ＳＣＫ・・・り［１
ツク、Ｃ８・・・出力信号、Ｒ８・・・ゼロリセット信
号、ＤＳ・・・歪の符号。ｄ＋ココｌＵ＋１コ１ αｌ

Claims

【特許請求の範囲】

（１）計数クロックにより決定される測定期間中に２進
要素を計数する計数手段周囲に形成される、２進信号の
バイアス歪を測定及び解消する配置であつて、ゼロ周波
数スペクトル成分を全く含まない、つまり「１」状態２
進要素と同数の「０」状態２進要素からなる種類の２進
信号に対し、制御により自動的に、一方では所定測定期
間中計数手段により計数される複数の有効サンプルに対
し歪の符号及び量子化値を決定するよう分析される信号
の周波数の倍数の周波数でサンプリングされる２進要素
を有する２進信号を順次分析することでバイアス歪の測
定を行ない、他方では付随するバイアス歪を解消する手
段の助けを借りて２進要素の持続時間を測定された歪の
量子化値に比例して増加させ、持続時間が増加されるべ
き２進要素の符号は測定された歪の符号により決定され
るようにして該歪の補正を行ない、このようにして補正
された信号は歪が解消されるまで必要に応じて再び分析
され補正されることを特徴とするバイアス歪を測定及び
解消する配置。
（２）計数手段は歪測定回路と訂正計数回路からなり、
歪測定回路は、所定測定期間中に信号をサンプリング周
波数のレートで分析し歪の符号を検出する２進カウンタ
からなり、補正計数回路はアップダウンカウンタからな
り、バイアス歪の符号及び量子化値を出力することを特
徴とする請求項１記載のバイアス歪を測定及び解消する
配置。
（３）計数クロックは、所定測定期間中サンプリング周
波数のレートで計数を行なう２進カウンタと、所定測定
期間の終端で計数手段をゼロにリセットするゼロリセッ
ト回路とからなるタイムベースであることを特徴とする
請求項１及び２のいずれか一項記載のバイアス歪を測定
及び解消する配置。
（４）付随する解消手段は、歪の量子化値をロードされ
るカウンタからなる可変期間単安定回路を有し、バイア
ス歪の影響を受けた２進要素の長さを歪の量子化値に比
例し歪の符号に応じて増大させる補正回路からなり、補
正回路の出力は、整形及び歪の補正後２進信号の複製で
あることを特徴とする請求項１乃至３のいずれか一項記
載のバイアス歪を測定及び解消する装置。