JPH03254254A - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JPH03254254A JPH03254254A JP5110390A JP5110390A JPH03254254A JP H03254254 A JPH03254254 A JP H03254254A JP 5110390 A JP5110390 A JP 5110390A JP 5110390 A JP5110390 A JP 5110390A JP H03254254 A JPH03254254 A JP H03254254A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- latch
- receiver
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は２例えばコンピュータから出力されるデータ
信号を受信するためのデータ受信装置に関するものであ
る。
信号を受信するためのデータ受信装置に関するものであ
る。
第３図は従来のデータ受信装置の一例を示す図であう１
図において、（１）は数値、記号、符号及び文字等の意
味を持つ各種のデータ信号と、このデータ信号に同期し
て出力される書き込み信号とを生成するデータ送信装置
、（２）はこのデータ送信装置（ｌｌから出力される信
号を受は取ジ、その波形を整形するレシーバ、（３）は
このレシーバ（２）で受は取った書き込み信号に同期し
て前記レシーバ（２）で受は取ったデータ信号を保持す
るデータ保持部、（４）は前記レシーバ（２）とデータ
保持部（３）とで構成されるデータ受信装置である。
図において、（１）は数値、記号、符号及び文字等の意
味を持つ各種のデータ信号と、このデータ信号に同期し
て出力される書き込み信号とを生成するデータ送信装置
、（２）はこのデータ送信装置（ｌｌから出力される信
号を受は取ジ、その波形を整形するレシーバ、（３）は
このレシーバ（２）で受は取った書き込み信号に同期し
て前記レシーバ（２）で受は取ったデータ信号を保持す
るデータ保持部、（４）は前記レシーバ（２）とデータ
保持部（３）とで構成されるデータ受信装置である。
従来のデータ受信装置は上記のような構成であシ、デー
タ送信装置（１）から、たとえば第４図に示したような
タイミングでデータ信号と書き込み信号が送出されると
、データ受信装置（４）はこれらの信号を受は取り、書
き込み信号の後端の信号変化点におけるデータ信号をデ
ータ保持部（３）に保持していた。
タ送信装置（１）から、たとえば第４図に示したような
タイミングでデータ信号と書き込み信号が送出されると
、データ受信装置（４）はこれらの信号を受は取り、書
き込み信号の後端の信号変化点におけるデータ信号をデ
ータ保持部（３）に保持していた。
上記のような従来のデータ受信装置では、書き込み信号
の後端の信号変化点で、データ信号に例えば散発的に発
生するノイズが重畳した場合、データ保持部は誤ったデ
ータを保持するという課題があった。
の後端の信号変化点で、データ信号に例えば散発的に発
生するノイズが重畳した場合、データ保持部は誤ったデ
ータを保持するという課題があった。
この発明はかかる課題を解決するためになされたもので
、データ送信装置からデータ受信装置へのデータ転送中
に、データ信号に散発的なノイズが重畳したときは、そ
のデータを無効と判定し。
、データ送信装置からデータ受信装置へのデータ転送中
に、データ信号に散発的なノイズが重畳したときは、そ
のデータを無効と判定し。
データ保持部にデータを取シ込まないようにするデータ
受信装置を得ることを目的とする。
受信装置を得ることを目的とする。
〔課題を解決するための手段」
この発明に係るデータ受信装置は、送られたデータ信号
を複数回サンプリングし、それらのデータを比較するこ
とによって送られたデータが正しいか否かを判定するも
のである。
を複数回サンプリングし、それらのデータを比較するこ
とによって送られたデータが正しいか否かを判定するも
のである。
この発明においては、データ信号を複数回サンプリング
し、これらのデータの比較を行うことによシ、データ信
号に散発的なノイズが重畳してこれらのデータが一致し
なかった場合、不正なデータと見なし、受信装置のデー
タ保持部に誤ったデータぷ取υ込まれることを防止する
。
し、これらのデータの比較を行うことによシ、データ信
号に散発的なノイズが重畳してこれらのデータが一致し
なかった場合、不正なデータと見なし、受信装置のデー
タ保持部に誤ったデータぷ取υ込まれることを防止する
。
第１図はこの発明の一実施例を示す図であう。
＋１１ 、 （２）及び（３）は従来の装置と全く同一
のものである。（４）はこの発明におけるデータ受信装
置、（５）はデータ送信装置（１）から送出されるデー
タ信号を。
のものである。（４）はこの発明におけるデータ受信装
置、（５）はデータ送信装置（１）から送出されるデー
タ信号を。
書き込み信号に同期するかたちで、２回の異なる時刻に
かいてサンプリングするためのラッチ信号を生成すると
ともに、データ保持部（３）がデータを取シ込むための
書き込みパルスを生成するタイミング発生回路、（６）
及び（７）はこのタイミング発生回路（５）から出力さ
れるラッチ信号に従ってデータ信号を一時的に保持する
ラッチ１及びラッチ２．＋８）はラッチ１（６）及びラ
ッチ２（７）で保持されたデータを比較し、一致したと
きのみゲート開放信号を出力する比較回路、（９）は比
較回路（８）から出力されるゲート開放信号が来ている
ときのみ、タイミング発生回路（５）から出力される書
き込みパルスをデータ保持部（３）へ送出させるための
ゲートである。
かいてサンプリングするためのラッチ信号を生成すると
ともに、データ保持部（３）がデータを取シ込むための
書き込みパルスを生成するタイミング発生回路、（６）
及び（７）はこのタイミング発生回路（５）から出力さ
れるラッチ信号に従ってデータ信号を一時的に保持する
ラッチ１及びラッチ２．＋８）はラッチ１（６）及びラ
ッチ２（７）で保持されたデータを比較し、一致したと
きのみゲート開放信号を出力する比較回路、（９）は比
較回路（８）から出力されるゲート開放信号が来ている
ときのみ、タイミング発生回路（５）から出力される書
き込みパルスをデータ保持部（３）へ送出させるための
ゲートである。
この発明におけるデータ受信装置は上記のよ、うな構成
で実現でき、データ送信装置（１１から１例えば第２図
に示したようなタイミングでデータ信号と書き込み信号
が送出された場合、データ受信装置（４）はこれらの信
号を受は取り、タイミング発生回路（５）でラッチ信号
１及びラッチ信号２を１例えば第２図に示したように、
書き込み信号が出力されている間に出力する。ラッチ１
（６）及びラッチ２（７）はラッテ信号１及びラッチ信
号２の後端のエツジの変化に同期して、それぞれデータ
信号をラッチする。ラッチされた２つのデータは、比較
回路（８）で一致しているか否かが判定され、一致して
いるときのみ比較回路（８）からゲート開放信号が出力
され、ゲート（９）が開放される。また、タイミング発
生回路（５）で、書き込みパルス信号を１例えば第２図
に示したように、書き込み信号の後端の変化点に同期し
て出力させると、ゲート（９）が開放されているときの
み、つまシデータ信号が正しいときのみ書き込みパルス
がデータ保持部（３）へ送出される。データ保持部（３
）は、書き込みパルスに同期して１例えばラッチ１（６
）で−時的に保持されているデータを取り込み保持する
。もし、ラッチ１（６）及びラッチ２（７）に保持され
たデータが異なる場合は。
で実現でき、データ送信装置（１１から１例えば第２図
に示したようなタイミングでデータ信号と書き込み信号
が送出された場合、データ受信装置（４）はこれらの信
号を受は取り、タイミング発生回路（５）でラッチ信号
１及びラッチ信号２を１例えば第２図に示したように、
書き込み信号が出力されている間に出力する。ラッチ１
（６）及びラッチ２（７）はラッテ信号１及びラッチ信
号２の後端のエツジの変化に同期して、それぞれデータ
信号をラッチする。ラッチされた２つのデータは、比較
回路（８）で一致しているか否かが判定され、一致して
いるときのみ比較回路（８）からゲート開放信号が出力
され、ゲート（９）が開放される。また、タイミング発
生回路（５）で、書き込みパルス信号を１例えば第２図
に示したように、書き込み信号の後端の変化点に同期し
て出力させると、ゲート（９）が開放されているときの
み、つまシデータ信号が正しいときのみ書き込みパルス
がデータ保持部（３）へ送出される。データ保持部（３
）は、書き込みパルスに同期して１例えばラッチ１（６
）で−時的に保持されているデータを取り込み保持する
。もし、ラッチ１（６）及びラッチ２（７）に保持され
たデータが異なる場合は。
比較回路（８）からのゲート開放信号は出力されない。
従ってデータ保持部（３）に対して書き込みパルスは入
力されないため、誤ったデータが保持されることはない
。
力されないため、誤ったデータが保持されることはない
。
ところで、上記説明ではサンプリング回数が２回の場合
について述べたが、？ンプリング回数は任意の回数を選
択することができることは言うまでもない。
について述べたが、？ンプリング回数は任意の回数を選
択することができることは言うまでもない。
この発明は以上説明した通り、転送されたデータ信号を
複数回サンプリングし、それらのデータを比較すること
によって、データの正誤の判定をし、正しいときのみデ
ータを取シ込むので、データ転送時に発生する散発的な
ノイズの重畳によるデータ伝送誤シを、信号線数を増や
すことなく。
複数回サンプリングし、それらのデータを比較すること
によって、データの正誤の判定をし、正しいときのみデ
ータを取シ込むので、データ転送時に発生する散発的な
ノイズの重畳によるデータ伝送誤シを、信号線数を増や
すことなく。
防止もしくは減少させる効果がある。
第１図はこの発明の一実施例を示す図、第２図はこの発
明の一実施例の動作タイミングを示す図。 第３図は従来のデータ受信装置例を示す図、第４図は従
来のデータ受信装置例の動作タイミングを示す図である
。 図において、（１）はデータ送信装置、（２）はレシー
バ、（３）はデータ保持部、（４）はデータ受信装置、
（５）はタイミング発生回路、（６）はラッチ１．（７
）はラッチ２．（８３は比較回路、（９）はゲートであ
る。 なお、各図中、同一符号は同一または相当部分を示す。 第 図 実糸架ニーｒ’二フが′−欽（た時 ゑ、禁教 ： ヂタが′不一致小時 デゝソ４ミう 書ぎ込み福弓 テ゛−タ
明の一実施例の動作タイミングを示す図。 第３図は従来のデータ受信装置例を示す図、第４図は従
来のデータ受信装置例の動作タイミングを示す図である
。 図において、（１）はデータ送信装置、（２）はレシー
バ、（３）はデータ保持部、（４）はデータ受信装置、
（５）はタイミング発生回路、（６）はラッチ１．（７
）はラッチ２．（８３は比較回路、（９）はゲートであ
る。 なお、各図中、同一符号は同一または相当部分を示す。 第 図 実糸架ニーｒ’二フが′−欽（た時 ゑ、禁教 ： ヂタが′不一致小時 デゝソ４ミう 書ぎ込み福弓 テ゛−タ
Claims (1)
- データ送信装置から出力される、数値、記号、符号及び
文字等の意味を持つデータ信号及びこのデータ信号に同
期して上記データ送信装置から出力される書き込み信号
とを受けとり、これらの信号波形を整形するレシーバと
、このレシーバで整形されたデータ信号を書き込み信号
に同期して保持するデータ保持部とで構成されるデータ
受信装置において、データ受信装置内に、データ信号を
一時的に保持する複数のラッチ群と、これらのラッチに
保持されたデータが同じか否かを比較する比較回路と、
この比較回路で複数のデータが同一と判定されたときの
み信号を通すゲートと、前記書き込み信号に基づき前記
ラッチ群および前記データ保持部に対するデータ保持タ
イミングを生成するタイミング発生回路とを設け、前記
データ送信装置から送出されたデータ信号に散発的なノ
イズが重畳し、データが異常となつた場合、その誤つた
データを取り込まないようにしたことを特徴とするデー
タ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5110390A JPH03254254A (ja) | 1990-03-02 | 1990-03-02 | データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5110390A JPH03254254A (ja) | 1990-03-02 | 1990-03-02 | データ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03254254A true JPH03254254A (ja) | 1991-11-13 |
Family
ID=12877477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5110390A Pending JPH03254254A (ja) | 1990-03-02 | 1990-03-02 | データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03254254A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5512053B1 (ja) * | 2013-04-04 | 2014-06-04 | 三菱電機株式会社 | ノイズ判定装置 |
-
1990
- 1990-03-02 JP JP5110390A patent/JPH03254254A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5512053B1 (ja) * | 2013-04-04 | 2014-06-04 | 三菱電機株式会社 | ノイズ判定装置 |
| WO2014162564A1 (ja) * | 2013-04-04 | 2014-10-09 | 三菱電機株式会社 | ノイズ判定装置 |
| CN105103063A (zh) * | 2013-04-04 | 2015-11-25 | 三菱电机株式会社 | 噪声判定装置 |
| US9395706B2 (en) | 2013-04-04 | 2016-07-19 | Mitsubishi Electric Corporation | Noise determination device |
| DE112013006797B4 (de) * | 2013-04-04 | 2016-10-27 | Mitsubishi Electric Corporation | Rausch-Bestimmungsvorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6260152B1 (en) | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains | |
| US5087828A (en) | Timing circuit for single line serial data | |
| EP0877505B1 (en) | Synchronous circuit controller for controlling data transmission between asynchronous circuits | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US6549593B1 (en) | Interface apparatus for interfacing data to a plurality of different clock domains | |
| US6845490B2 (en) | Clock switching circuitry for jitter reduction | |
| US5854800A (en) | Method and apparatus for a high speed cyclical redundancy check system | |
| JP2648752B2 (ja) | データ情報の正確なデコードを保証する装置 | |
| JPH03254254A (ja) | データ受信装置 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| WO2019125265A1 (en) | Method, system and computer program for synchronizing data streams with unknown delay | |
| JPH06225273A (ja) | 誤り訂正装置 | |
| US7324421B1 (en) | Method and apparatus for data bit align | |
| JPH10126228A (ja) | デジタル波形整形回路 | |
| US4975911A (en) | Interface circuit for data transmission between a microprocessor system and a time-division-multiplexed system | |
| JPH0653998A (ja) | デジタルデータ受信方式 | |
| US6601182B1 (en) | Optimized static sliding-window for ACK sampling | |
| JP3137090B2 (ja) | エラー検出回路 | |
| JP2973725B2 (ja) | サブフレーム同期信号検出回路 | |
| JP2819955B2 (ja) | 装置内誤り監視回路 | |
| KR910001427B1 (ko) | 디지탈 전송시스템의 데이타 검출회로 | |
| JPH08130534A (ja) | データ伝送適応化方式およびこれを備えたデータ伝送装置 | |
| JP2001168729A (ja) | データ伝送システム | |
| JPH01233850A (ja) | タイミング方式 | |
| JP2000049762A (ja) | 基準位相検出方法および装置並びに記録媒体 |