JPH02215085A - 調光装置 - Google Patents

調光装置

Info

Publication number
JPH02215085A
JPH02215085A JP1034311A JP3431189A JPH02215085A JP H02215085 A JPH02215085 A JP H02215085A JP 1034311 A JP1034311 A JP 1034311A JP 3431189 A JP3431189 A JP 3431189A JP H02215085 A JPH02215085 A JP H02215085A
Authority
JP
Japan
Prior art keywords
data
address
channel
section
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1034311A
Other languages
English (en)
Other versions
JPH0517678B2 (ja
Inventor
Minoru Yoshida
稔 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1034311A priority Critical patent/JPH02215085A/ja
Publication of JPH02215085A publication Critical patent/JPH02215085A/ja
Publication of JPH0517678B2 publication Critical patent/JPH0517678B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、調光装置に関し、さらに詳しくは、舞台など
の照明制御に好適に実施される調光装置に関する。
従来の技術 劇場やホール、スタジオなどのように、*aの照明負荷
で構成される舞台照明の制御には、調光装置が用いられ
る。
第10図は、従来の技術による調光装置1の電気的構成
を示すブロック図である。rA光装T11は、操作卓2
と調光器3とを含んで構成され、調光器3は、操作卓2
からチャネル別に出力される調光レベル出力ch、1.
ch、2.・・・、chi、口に基づいて、対応する照
明負荷a1.a2.・・・、amを個別的に電力付勢す
る。
操作卓2には、1段あたりn個のプリセットフェーダ(
個々には図示せず)を備えたプリセットフェーダ群Fl
、F2.・・・、を1Pinえたプリセットフェーダ部
4と、プリセットフェーダ部4から所望のプリセットフ
ェーダ群を選択する段選択スイッチ(個々には図示せず
)を備えた段選択スイッチ部5と、上記n個のプリセッ
トフェーダを個別的に導通/遮断するための同数のピア
ノスイッチn1Ilを備えたピアノスイッチ部6と、個
々のピアノスイッチを一斉制御するピアノスイッチ用モ
ードスイッチ(以下、モードスイッチという)部7とが
配置される。
また、上記各スイッチやプリセットフェーダからの出力
を制御部9に接続するための切換部8と。
切換部8を介して前記各スイッチやプリセットフェーダ
の出力を順次的に取込み、取込んだデータに基づく演算
処理を行い、対応するチャネルの調光レベル出力ch、
1.ch、2. ・、ch、nを調光器3に導出する°
制御部9が設けられている。
制御部9内には図示しない中央処理装置(cpu)が設
けられ、予め取り込み動作等のプログラムがストアされ
たリードオンリメモリ(以下、ROMという)10から
上記プログラムを読取りつつ、逐次制御を行ってゆく。
切換?IJ8には、前記各プリセットフェーダで設定さ
れたレベルfl、f2.・・・、fnや、ピアノスイッ
チ部6の出力ρ1.P2.・・・、pnなどが個別的に
入力され、切換部8内に配列された出力数と同数のスイ
ッチ(図示しない)により個別的に導通/遮断される。
上記スイッチは半導体スイッチやリレーなどで実現され
、制御部9からラインdを介して入力される制御信号に
より、個々の導通/遮断が制御される。上記各スイッチ
の導通により接続されたプリセットフェーダや各スイッ
チからの出力は、ラインCを介して制御部9に取込まれ
る。
第11図は、前記調光装置1の動作を示すフローチャー
トである。“ステップn1で、チャネル番号1として1
がセットされ、以下、チャネル1の設定動作が実行され
る。ステップn2では後述する切換動作によって切換部
8が段選択スイッチ部5に接続され、ステップn3では
たとえば段選択スイッチ部5の出力d1により、プリセ
ットフェーダ群F1が選択されていることが制御部9に
取込まれる。ステップn4では切換部8はモードスイッ
チ部7に接続されて、ステップn5でその出力信号gが
取込まれる。
ステップn6に進んで、切換部8はチャネル1に対応す
るプリセットフェーダに接続され、ステップn7では調
光レベルf1が取込まれる。ステップn8では切換部8
はピアノスイッチ部6に接続され、ステップn9でチャ
ネル1に対応するピアノスイッチの出力p1が取込まれ
る。ステップnloでは取込まれた上記プリセットフェ
ーダやピアノスイッチの出力信号fl、piが、モード
スイッチ部7の状態や所定機能に応して制御部9で演算
処理され、第10図に示きれるチャネル1の調光レベル
出力ch、1が、制御部9から調光器3に出力され、続
くステップnilでは、上記演算結果による調光レベル
や操fP!W1認用の表示が行われる。
以上でチャネル1の処理が終わり、次のステップn12
で、チャネル番号1がインクリメントされてi=2とな
る。ステップn13ではチャネル番号1と全チャネル数
nとが比較される。この場合はi w2<nであるから
ステップn2へ戻り、続いてチャネル2の設定動作が実
行されてチャネル2の調光レベル出力ch、2が出力さ
れる。以下同様手順で、全チャネルnに亘る設定操作が
実行され、調光レベル出力ch、3.ch、4.・・・
ch、nが調光器3に順次的に出力される。それが終わ
ればステップn1へ戻って再びチャネル1からの調光レ
ベルの設定動作が実行され、!II光レベし出力Ch、
i (1!1.2,3.−I n)が更新され、その都
度調光器3に順次的に出力される。
第12図は第11図に対応する動作を示すタイムチャー
トであり、第10図と第11図を9照しつつ説明する0
時刻t1〜t2までの期間は、前記フローチャートに示
されたステップn2の切換部8の切換動作に対応し、制
御部9がROM 10から段選択スイッチ部5を指定す
るための切換用アドレスを読出すアドレスロード時間A
と、読出された上記アドレスを切換部8に出力するアド
レス出力時間Bと、切換部8がこれに対応して段選択ス
イッチ部5に切換わる切換動作時間Cの合計から成る。
次の時刻t2〜t3の期間は、フローチャートのステッ
プn3の動作に対応し、制御部9は段選択スイッチ5゛
からの出力を取込む。
続いてフローチャートのステップn4の切換動作に対応
する時刻t3〜t4の期間は、アドレスロード時間Aと
、アドレス出力時間Bと、切換動作時間Cの合計から成
る1次の時刻t4〜t5の期間で制御部9はモードスイ
ッチ7の出力信号を取込む、これはフローチャートのス
テップn5に示される動作である。以下同様にして時刻
t9まで、アドレスロード−アドレス出力−切換動作−
出力取込みと続く一連の動作が、切換部8の前記各スイ
ッチ毎に一定周期で繰り返される。
時刻t9で、フローチャートのステップnlOに対応す
る演算が実行され、演算結果が当該チャネルlの調光レ
ベル出力ch、iとして制御部9から調光器3に出力さ
れる0時刻tlO〜tllは表示期間で、その後にチャ
ネル番号1がインクリメントされ、再び同様動作を繰り
返す。
発明が解決しようとする課題 上述のように、従来の技術では1時分割処理により、n
チャネルに亘る調光レベル出力ah、1〜ch、nが更
新される。しかしながら、このような一定時1ffl毎
にROMl0からアドレスをロードしては切換部8に出
力し、取込み箇所を切換えてその都度スイッチの出力を
読取る方法では、チャネル数が増加し、あるいは切換操
作スイッチなどが多数になると、処理に要する時間が長
くなる。
このため段選択スイッチ部5や、ピアノスイッチ部6な
どを操作してから当該チャネルの調光レベル出力ch、
iが出力されるまでの時間に遅れが生し、早いタイミン
グでの操作では調光信号が応答しなくなり、演出性が損
なわれるという門題点が鳥すな。
このような問題点を解決するために、たとえば制御部9
の処理速度を早くし、一つのチャネルあたりの処理時間
を短縮する方法や、複数の制御部を設けて並列的に処理
する方法、あるいは表示処理などのように調光操作とは
直接関係のない処理は数チャネルに1回の割合で実行さ
せ、処理時間の短縮を図る方法、などが提案されている
しかしながら、制御部を高速化したり、複数の制御部を
設ける方法は、生産コストの増大や、装置の大型化を招
き、好ましくない、また最後にあげた表示処理に関する
方法は、たとえば第13図のフローチャートに示される
ように、ステップS10までは前掲第11図のフローチ
ャートのステップr1〜rloと同一のステップである
が、表示処理はステップs13に移して、チャネルrt
の処理が終わるごとに1回の割合で行わせるようにし1
時間の短縮を図るものであるが、このような方法でも、
要求される応答時間では処理しきれない場合が生じ、ま
た操作に表示が追随せず、操作性が悪くなる、といった
間111点があった。
本発明の目的は、上述のような問題点を解決し、調光操
作で要求される即応性を確保した調光装置を、小型低コ
ストで実現し、提供することである。
課題を解決するための手段 請求項第1項記載の本発明は、同一調光状態に制御され
るグループに区分される複数の調光負荷と、 前記各グループに対応し調光レベルデータを出力する複
数の操作手段が複数段に亘って設けられる操作入力手段
と、 操作入力手段の前記各段のいずれか一つを選択指示する
段選択手段と、 各グループに対応して設けられ、各グループ毎の制御デ
ータを入力するデータ入力手段と、前記段選択手段とデ
ータ入力手段と操作手段とが共通に接続され、これらを
順次的にアドレス指定して対応するデータを導出する切
換手段と、切換手段に入力されるアドレスデータを記憶
するアドレス記憶手段と。
アドレス記憶手段からアドレスデータを読出して切換手
段に出力し、対応するデータを読出す制御手段であって
、 各操作手段のアドレスの少なくとも一つを、記憶手段か
ら読出された当該アドレスデータより小さなアドレスデ
ータに基づいて算出する演算処理と、 段選択手段のアドレスデータを、各段毎の全操作手段か
らデータを読取った後に前記記憶手段から読出して更新
するアドレス処理との少なくともいずれか二方を行う、
そのようなlcl制御手段とを含むことを特徴とする調
光装置である。
請求項第2項記載の本発明は、同一調光状態にltl制
御されるグループに区分される複数の調光負荷と、 前記各グループに対応し調光レベルデータを出力する複
数の操作手段が複数段に亘って設けられる操作入力手段
と、 操作入力手段の前記各段のいずれか一つを選択指示する
段選択手段と、 各グループに対応して設けられ、各グルー7%の制御デ
ータを入力するデータ入力手段ト・上記操作入力手段、
段選択手段およびデータ入力手段の一つまたは複数がそ
れぞれ接続され、これらを順次的にそれぞれアドレス指
定して、対応す菖データを導出する複数の続出制御手段
とを含むことを特徴とする調光装置である。
作  用 請求。項第1項記載の本発明による調光装置は、複数グ
ループの調光負荷に対応する調光レベルデータを出力す
る複数の操作入力手段と、上記の各段を選択する段選択
手段と、前記グループ毎の制御データを入力するデータ
入力手段とを、記憶手段に記憶されたアドレスを切換手
段に順次的に指定して切換えることにより、上記各操作
手段からの出力を読出す。
読取・りにあたっては、各操作手段のアドレスQ少なく
とも一つを記憶手段から読出された当該アドレスより小
さいアドレスデータに基づいて算出するか、あるいは前
記段選択手段のアドレスデータを、各段毎の全操作手段
からデータを読取った後に、前記記憶手段から読出して
更新し、アドレス処理を行うかの、少なくともいずれか
一方の処理を行ない、高速処理を特徴する 請求項第2項記載の本発明による調光装置は、複数グル
ープの調光負荷に対応する調光レベルデータを出力する
複数の操作入力手段と、上記の各段を選択する段選択手
段と、前記グループ毎の制御データを入力するデータ入
力手段の一つまたは複数を、それぞれ順次的にアドレス
指定し、読出制御手段を介して対応するデータを導出さ
せる。
実施例 第1図は、本発明の一実施例の調光装置の電気的構成を
示すブロック図である。I!l光装w、11は、同一調
光状態に制御されるグループ(以下、チャネルと称する
)に区分される複数の調光負荷AO。
At、A2.・・・、Am(以下、総称量るときは参照
符Aと記す)と、前記調光負荷Aの各チャネルに対応し
て調光レベルデータを出力する複数の操作手段としての
プリセットフェーダが複数段に互つて設けられる操作入
力手段であるプリセットフェーダ部12と、上記プリセ
ットフェー1部12の前記各段のいずれか一つを選択指
示する段選択手段である段選択スイッチ部14とを含む
また、前記調光負荷Aの各チャネルに対応して設けられ
、各チャネル毎の制御データを入力するデータ入力手段
としてのピアノスイッチ部13と、前記段選、択スイッ
チ部14とデータ入力手段とプリセットフェーダとが共
通に接続され、これらを順次的にアドレス指定して、対
応するデータを導出する切換手段である切換部17と、
切換部17に入力されるアドレスデータを記憶する記憶
手段であるリードオンリメモリ(以下、ROMと記す)
18cと、ROM18cからアドレスデータを読出して
切換部17に出力し、対応するデータを読出す制御手段
である中央処理装置(以下、CPUという)18aとか
ら構成されている。
第2図は、本実施例の動作を示すフローチャートであり
、第3図はそのタイムチャートである。
この実施例では、最初のステップm1で、CPU18a
内のレジスタ(図示せず)に初期値1=1をセットすれ
ば、以下、2チヤネルごとに調光レベルの設定が行われ
る動作例が示されている。以下、第1図をあわせて参照
つり、説明する。
ステップm2で制御部18は、制御ラインd2を介して
切換部17に段選択スツチ14のいずれか一つを接続す
るように指示する。ステップm2の切換動作は、第3図
のタイムチャートに示されるように1時刻tll〜t1
2の期間に行われる。
即ち期間A1で段選択スイッチ部14のアドレスがRO
M18cからロードされ、次の期間D1で該アドレスが
切換部17に出力されて段選択スイッチ部14への切換
が指示され、期間C1で切換動作により段選択スイッチ
14が制御部18に接続される。
ただし上記アドレスロード動作は、次にチャネル1が更
新されるまで行われず、アドレスロードに代わる以後の
切換動作は、制御部18内でアドレスをインクリメント
演算することにより実行させる。したがって以後チャネ
ル1が更新されるまでは、前記アドレスロードのための
時間が省略されるので、処理時間が短縮され、応答性が
向上する。
再び第2図を参照して、ステップm3で段選択スイッチ
14の出力が取込まれる。ステップm4では切換部17
による切換動作が行われてモードスイッチ15に切換わ
るが、ステップm4以後は上述のようにアドレスロード
は行われず、第3因に示されるように、時刻t13〜t
14のM間B2、C2で直接切換アドレスが出力され、
切換動作が行われるので、次のステップm5に移る時間
が短縮される。ステップm5ではモードスイッチ部15
かもの出力が取込まれる。
ステップm6では、ステップm4と同様に、第3図の時
刻t15〜t16間の期間B3で切換アドレスが出力さ
れ1次の期間C3で切換部17はチャネル1のプリセッ
トフェーダを制御部18に接続し、ステップm7で上記
プリセットフェーダの出力が取込まれる。
ステップm8では、第3図に示されるように時刻t17
〜t18間の期間B4で切換アドレスが出力され1期間
C4でチャネル2のプリセットフェーダが接続され、ス
テップm9でチャネル2のプリセットフェーダの出力が
取込まれる。
ステップmloでは、第31!lに示されるように時刻
t19〜t20の期間B5で切換アドレスが出力され1
期間C5でチャネル1のピアノスイッチが接続され、ス
テップmllでチャネル1のピアノスイッチの出力が取
込まれる。
ステップm12では、第3図に示されるように時刻t2
1〜t22の期間B6で切換アドレスが出力され、期間
C6でチャネル2のピアノスイッチが接続され、ステッ
プm13でチャネル2のピアノスイッチの出力が取込ま
れる。
以上でチャネル1とチャネル2についてのデータの取込
みが終わり、ステップm14でcpui8aは、それま
でに取込んだデータに基づき、チャネル1の調光レベル
の演算を行い、調光レベル出力Ch、1を、次のステッ
プm15でチャネル2の調光レベルの演算を行い、調光
レベル出力Ch、2を、それぞれ入出力ポート18bを
介してチャネル別に調光器19に出力する。
チャネル1.2についての上記処理が終わると、ステッ
プm16でチャネル番号lは2がインクリメントされて
i−3となり、ステップm17でチャネル1と全チャネ
ル数nとが比較判断される。
ここではl=3<nであるからステップm2へ戻り、チ
ャネル3.4についての動作が実行される。
以下同様手順で1サイクルごとにチャネル1が2づつイ
ンクリメントされてゆき、ステップm17でl>nとな
ると、ステップm18に進んで全チャネルnに亘る表示
処理が行われ、調光レベルなどの表示が行われる。その
後、再びステップm1に戻って、チャネル1からの処理
が実行され、調光レベル出力が更新される。
上述の実施例では、2チヤネルを一つのサイクルとし、
1サイクル、終了で再び段選択スイッチ部14からの取
込みから動作を続けるようにしたけれども、段選択スイ
ッチ部14やモードスイッチ部15からの取込みは、プ
リセットフェーダ部12やピアノスイッチ部13からの
取込みに比べて応答性が少ないことに着目し、第41i
11のフローチャートに示されるように、段選択スイッ
チ部14やモードスイッチ部15からの取込みは、nチ
ャネル分のプリセットフェーダとピアノスイッチからの
取込みを行うごとに1回の割合で行うようにしてもよい
すなわち第4図示の処理において、最初のステップn3
とステップn5で段選択スイッチ部14とモードスイッ
チ部15からの取込みが終わると、以後はステップn6
からステップn13まではプリセットフェーダ部12と
ピアノスイッチ部13゛からの取込みの動作のみとなり
、ステップn13での、nチャネル分の処理が終わるま
で上記段選択スイッチ部14とモードスイッチ部15か
らの取込みは実行されない、また第4図では、1チヤネ
ルごとにチャネル数1を1インクリメントするようにし
たけれども、第2図で示されていたように、たとえば1
サイクルごとに2インクリメントするようにして、処理
速度をさらに向上させるようにしてもよい。
さらに第2図示の実施例では、2チヤネルを1サイクル
として段選択スイッチ部14の取込みから始まる調光レ
ベルの演算−処理−出力と続く一連の動作を実行させた
が、制御部18内に複数個のレジスタを設け、mチャネ
ルづつの動作を連続して実行させるようにしてもよく、
この方法による実施例を第5図に示す。
第5図は5本発明の他の実施例の動作を示すフローチャ
ートである。第1図をあわせて参照して、この実施例で
は、最初のステップp1で初期値であるチャネル1=1
をセットすれば、チャネル1以下mチャネルに亘る処理
を連続的に実行するものである。ステラ7.plとステ
ップ22間には図示しない段選択スイッチ部14とモー
ドスイッチ部15からの取込み処理が行われ、アドレス
ロードは1つのサイクルにつき1回行われる゛ことは前
述の実施例と同様である。
ステップp2での切換部17による切換動作により、ス
テップp3で1リセツトフ工−ダ部12からチャネル1
のプリセットフェーダの出力が取込まれ1次のステップ
p3〜p4でチャネル2のプリセットフェーダの出力が
取込まれ、以下、ステップpmまでチャネルmまでのプ
リセットフェーダの出力の取込みが連続的に実行される
続くステップp(m+1)以下ステップp(m+m)ま
では、ピアノスイッチ部13がらのチャネル1からチャ
ネルmまでの出力の取込み動作が連続的に実行される。
ステップp (m+m>までで、チャネル1からチャネ
ルmに亘るプリセットフェーダ部12およびピアノスイ
ッチ部13からの取込み動作が終わると、次のステップ
p(m+m)+1では、取込んだデータに基づくチャネ
ル1からチャネルmまでの調光レベルの演算が第1図に
示される演算処理回路18cで行われ、調光レベル出力
c、h、1〜ch、mが順次的連続的番こ入出力ポート
18dを介して調光器19に導出される0以上がチャネ
ルmまでの動作である。
次のステップp(m+m)+2では、チャネル数lに処
理ずみのチャネル数mがインクリメントされ、ステップ
p(m+m)+3で上記チャネル数1と全チャネル数n
とが比較判断される。全チャネル1に満たない場合は動
作はステップp2に戻り、チャネル(1+m)からの動
作が引き続き行われる。このようにして全チャネルnに
亘る動作が終われば再びステップp1に戻り、以下同様
にして各チャネルに亘るデータの更新が行われる。
第5図に示されたフローチャートでは、表示処理のステ
ップが省略されているけれども、表示処理は、ステップ
p (m+m) +1でのmチャネルの演算処理が終わ
り、チャネル数のインクリメントが行われる前で行わせ
るようにしてもよいし、ステップp (m+m)+3で
全チャネルnに亘る動作が終わった後で行わせるように
してもよい。
この実施例では、前述の実施例が2チヤネルづつを1サ
イクルとしていたのに対し、それよりも多いチャネル数
mを1サイクルとして汲い、さらに段選択スイッチ部1
4とモードスイッチ部15からの取込みを全チャネル数
nにつき1回の割合で行わせるようにしたので、処理速
度がさらに早くなり、応答性をさらに向上させることが
できる。
第6図は、本発明の更に他の実施例の調光装置21の構
成を示すブロック図であり、第7図はその動作を示すフ
ローチャートである。第6図において第1図に対応する
部分には同一の参照符を付す、この実施例で注目すべき
は、制御部18内にバッファメモリ18dを設け、第7
図のフローチャートに示されるように、最初のステップ
q1からステップq4まででの段選択スイッチ部14と
モードスイッチ部15からの取込みとバッファメモリ1
8dへの記憶が終われば、以後ステップq5からステッ
プqrまでは、プリセットフェーダ部12からnチャネ
ル分の出力を順次取込んでバッファメモリ18dへ記憶
し、続いてステップq(r+1)からステップqsまで
は、ピアノスイッチ部13から同じくnチャネル分の出
力を順次取込んでバッファメモリ18dへ記憶する。
取込みが終われば次のステップq(s+1)からステッ
プqtまで各チャネルごとに、バッファメモリ18dの
記憶内容に基づいて調光レベルを演算し、!10ポート
18bを介して、調光レベル出力ch、1〜ch、nを
調光器19に順次的に導出する。!IQ光器19はこれ
によって各チャネルの調光レベルに対応してライン11
,12.・・・1mを介して、照明負荷人を電力付勢す
る。
このように本実施例では、バッファメモリ18dを介し
て、1サイクルあたりnチャネルの処理を行わせるよう
にしたので、処理サイクルの短縮を図ることができ、装
置の即応性が実現する。
第8図は、特許請求の範囲第2項に記載の発明の一実施
例の調光装置31の構成を示すブロック図である。ll
光装W131は、プリセットフェーダ部12とピアノス
イッチ部13からの出力を第1副制御部22で取込み、
段選択スイッチ部14とモードスイッチ部15からの出
力を第2副制御部23で取込む一侑成とし、上記第1副
ll111m部22と第2副制御部23と、調光レベル
出力を導出する主制御部18間とを、2組の通信用イン
ターフェイス回路24a、24b、25a、25bを介
して接続している。
本実施例の構成により、アリセットフェーダ部12、ピ
アノスイッチ部13、段選択スイッチ部14、モードス
イッチ部15、および副制御部22.23を単一の操作
卓16に格納し、主制御部18は操作卓16から離れた
場所に設置することができるので、掻作を直接に行う操
作卓16の省スペース化と効率化を図ることができる。
第9図は第8図示の調光装置31の動作を示すタイムチ
ャートである。1サイクルの期間T1中に第1データ通
信期間z1と第2データ通信期間z2を設け、さらにそ
の前後に通信準備と通信終了の信号交換の期間z3.z
4が設けられる。第1データ通信期間z1は、たとえば
第1副制御部22から主制御部18への、プリセットフ
ェーダ部12とピアノスイッチ部13から取込まれた出
力の送信期間であり、第2データ通信期間z2は、たと
えば第2副制御部23から主制御部18への。
段選択スイッチ部14とモードスイッチ部15から取込
まれた出力の送信期間である。
第1副制御部22と第2副制御部23とは、それぞれ独
立して個別に各スイッチの出力を取込むため、上記のデ
ータ通信は並列的に行うことができ、これにより処理速
度を格段に高速化することができる。
発明の効果 以上のように、特許請求の範囲第1項記載の発明による
調光装置は、各操作手段が共通に接続される切換手段に
対して、記憶手段からのアドレスでこれらを順次的にア
ドレス指定し、対応するデータを導出させて読取るにあ
たり、上記各操作手段のアドレスの少なくとも一つを、
記憶手段から読出された当該アドレスより小さなアドレ
スデータに基づき算出するか、あるいは段選択スイッチ
のアドレスデータを各段毎の全プリセットフェーダから
データを読取った後に記憶手段から読出して更新するか
の、少なくともいずれか一方の処理を行うようにしたの
で、データの読取りと処理に要する時間が短縮され、高
速処理が実現する。
特許請求の範囲第2項記載の発明による調光装置は、各
操作手段の一つまたは複数がそれぞれ接続される読出制
御手段を複数設け、上記複数の続出制御手段から対応す
るデータをそれぞれ導出させるようにしたので、読出し
と処理に必要な時間が短縮され、高速操作の際の応答性
に優れた調光装置が実現する。
【図面の簡単な説明】
第1図は特許請求の範囲第1項記載の発明の一実施例の
調光装置11の電気的構成を示すブロック図、−第2図
はその動作を示すフローチャート、第3図はその動作を
示すタイムチャート、第4図は他の実施例による動作を
示すフローチャート。 第5図はさらに他の実施例による動作を示すフローチャ
ート、第6図は本発明の他の実施例による調光装置21
の構成を示すブロック図、第7図はその動作を示すフロ
ーチャート、第8図は特許請求の範囲第2項記載の発明
の一実施例の調光装置31の構成を示すブロック図、第
9rI!iはその動作を示すタイムチャート、第10図
は従来の技術による調光装置1の電気的構成を示すブロ
ック図、第11図はその動作を示すフローチャート、第
12図はその動作を示すタイムチャート、第13図は他
の従来の技術による動作を示すフローチャートである。 11.21.31・・・調光装置、12・・・プリセッ
トフェーダ部、13・・・ピアノスイッチ部、14・・
・段選択スイッチ部、15・・・ピアノスイッチ用モー
ドスイッチ部、16・・・操作卓、17−・・・切換部
、18.38・・・主制御部、19・・・調光器、22
.23・・・副制御部、24a、24b、25a、25
b−・・通信用インターフェイス、AO〜Am・・・照
明負荷代理人  弁理士 回教 圭一部

Claims (2)

    【特許請求の範囲】
  1. (1)同一調光状態に制御されるグループに区分される
    複数の調光負荷と、 前記各グループに対応し調光レベルデータを出力する複
    数の操作手段が複数段に亘つて設けられる操作入力手段
    と、 操作入力手段の前記各段のいずれか一つを選択指示する
    段選択手段と、 各グループに対応して設けられ、各グループ毎の制御デ
    ータを入力するデータ入力手段と、前記段選択手段とデ
    ータ入力手段と操作手段とが共通に接続され、これらを
    順次的にアドレス指定して対応するデータを導出する切
    換手段と、切換手段に入力されるアドレスデータを記憶
    するアドレス記憶手段と、 アドレス記憶手段からアドレスデータを読出して切換手
    段に出力し、対応するデータを読出す制御手段であつて
    、 各操作手段のアドレスの少なくとも一つを、記憶手段か
    ら読出された当該アドレスデータより小さなアドレスデ
    ータに基づいて算出する演算処理と、 段選択手段のアドレスデータを、各段毎の全操作手段か
    らデータを読取つた後に前記記憶手段から読出して更新
    するアドレス処理との少なくともいずれか一方を行う、
    そのような制御手段とを含むことを特徴とする調光装置
  2. (2)同一調光状態に制御されるグループに区分される
    複数の調光負荷と、 前記各グループに対応し調光レベルデータを出力する複
    数の操作手段が複数段に亘つて設けられる操作入力手段
    と、 操作入力手段の前記各段のいずれか一つを選択指示する
    段選択手段と、 各グループに対応して設けられ、各グループ毎の制御デ
    ータを入力するデータ入力手段と、上記操作入力手段、
    段選択手段およびデータ入力手段の一つまたは複数がそ
    れぞれ接続され、これらを順次的にそれぞれアドレス指
    定して、対応するデータを導出する複数の読出制御手段
    とを含むことを特徴とする調光装置。
JP1034311A 1989-02-14 1989-02-14 調光装置 Granted JPH02215085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1034311A JPH02215085A (ja) 1989-02-14 1989-02-14 調光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1034311A JPH02215085A (ja) 1989-02-14 1989-02-14 調光装置

Publications (2)

Publication Number Publication Date
JPH02215085A true JPH02215085A (ja) 1990-08-28
JPH0517678B2 JPH0517678B2 (ja) 1993-03-09

Family

ID=12410616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1034311A Granted JPH02215085A (ja) 1989-02-14 1989-02-14 調光装置

Country Status (1)

Country Link
JP (1) JPH02215085A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709777B1 (ko) * 2004-12-14 2007-04-19 로렐세이키 가부시키가이샤 지엽 검출 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709777B1 (ko) * 2004-12-14 2007-04-19 로렐세이키 가부시키가이샤 지엽 검출 장치

Also Published As

Publication number Publication date
JPH0517678B2 (ja) 1993-03-09

Similar Documents

Publication Publication Date Title
JP3295077B2 (ja) ビデオプロセッサシステム
JPH08235130A (ja) 並列プロセッサ
US20190296759A1 (en) Analog-to-digital conversion apparatus
JPH02215085A (ja) 調光装置
US5754874A (en) Digital signal processor with selective sound operation
JP2636088B2 (ja) 情報処理装置
JP3832431B2 (ja) 画像処理装置
US6430681B1 (en) Digital signal processor
JPH03232070A (ja) 画像処理装置
JP3381762B2 (ja) 計測システム
JPH03245495A (ja) 調光装置
JP2775975B2 (ja) マトリックススイッチャ装置
US6757818B1 (en) Programmable microcontroller for controlling multichannel sequences of states to be processed in each processing period
JPH0946196A (ja) 可変遅延回路
JPH08235058A (ja) メモリアクセス制御方法および制御装置
JP2001346101A (ja) 入力切り替え装置
JPH08161271A (ja) データ処理装置
JP2775974B2 (ja) マトリックススイッチャ装置
JPH08171626A (ja) データ処理装置
JPS62182857A (ja) 入出力制御装置
JPS62537B2 (ja)
JPH0736819A (ja) Dmaデータ転送装置
JP2785287B2 (ja) 試験アクセス回路
JP2511262Y2 (ja) デジタル信号処理装置
JPH08306491A (ja) 照明装置