JPH0221495A - Ｎｏｒ型デコーダ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＮＯＲ型デコーダ回路を関し、特にＭＯ８型メ
モリ装置等で使用されるＮＯＲ型デコーダ回路に関する
。

〔従来の技術〕

従来のこの種のＮＯＲ型デコーダ回路の一例の等価回路
図を第３図に示す。

このＮＯＲ型デコーダ回路は、トランジスタＱｏを備え
一端を第１の電源端子（電圧Ｖｃ）と接続しプリチャー
ジ信号Φｐによりオン・オフするプリチャージ回路１と
、それぞれ同一寸法のトランジスタＱＡを備え第２の電
源端子（接地端子）と接続し入力信号Φ１〜Φ。により
オン・オフする複数のディスチャージ回路２Ａ−１〜２
Ａ−ｎと、プリチャージ回路の他端及び各ディスチャー
ジ回路２Ａ−１〜２Ａ　　ｎの他端を出力端子Ｔｏに接
続する出力バス回路３とを有し、入力信号Φ！〜Φ。の
１つが高レベルになると低レベルの出力信号Φ０を出力
する構成となっていた。

次に、このＮＯＲ型デコーダ回路の動作につぃて説明す
る。

リセット状態では、プリチャージ信号ΦＰは高レベル、
入力信号Φ１〜Φ、は低レベルであるため、出力信号Φ
０は高レベルになっている。

プリチャージ信号Φｐが低レベルとなり、その後入力信
号Φ１〜Φ。のどれか１つが立上り高レベルになった場
合、出力信号Φ０が低レベルになり、また入力信号Φ１
〜Φ。がどれも高レベルにならない場合は、出力信号Φ
０は高レベルの状態のままである。

以上の説明はいわば理想的状態を仮定したもので、実際
のＭＯ８型半導体回路では種々の問題が出てくる。

即ち、プリチャージ回路１及び各ディスチャージ回路２
Ａ−１〜２Ａ　　ｎを構成するトランジスタＱｏ　、Ｑ
Ａを出力端子Ｔｏに接続する出力バス回路３は、拡散層
で形成することが多く、この場合、拡散層の抵抗（第３
図のｒｌ〜ｒｎ＞の影響があり、高集積化大容量デバイ
スでは無視できないものとなる。

理想的状態と実際に構成される状態との間に抵抗成分を
考慮したもの゛が本発明の発端である。もちろん寄生容
量の影響も考えられるが、本発明においては抵抗を例に
して説明することにする。

〔発明が解決しようとする課題〕

上述した従来のＮＯＲ型デコーダ回路は、プリチャージ
回路１及びディスチャージ回路２Ａ−１〜２＾−ｎを出
力端子Ｔｏに接続する出力バス回路３が拡散層で形成さ
れ、この拡散層には抵抗が存在し、かつ各ディスチャー
ジ回路２Ａ−１〜２Ａ　　ｎを構成するトランジスタＱ
Ａが同一寸法で形成されているので、第４図に示すよう
に、出力端子Ｔ。から最も遠いところに接続されている
ディスチャージ回路２Ａ−１の入力信号Φ１が高レベル
になったときに出力信号Φ０が低レベルになるまでの時
間と、出力端子Ｔ。に最も近いところに接続されている
ディスチャージ回路２Ａ　　ｎの入力信号Φ。が高レベ
ルになったときに出力信号Φ０が低レベルになるまでの
時間との間に時間差ｔｏが生じ、動作速度や性能の低下
を来たすという欠点がある。

本発明の目的は、出力バス回路と接続するディスチャー
ジ回路と出力端子との間の距離に関係なく、入力信号に
対する出力信号の動作時間を同一とすることができ、動
作速度や性能の向上をはかることができるＮＯＲ型デコ
ーダ回路を提供することにある。

〔課題を解決するための手段〕

本発明のＮＯＲ型デコーダ回路は、一端を第１の電源端
子と接続してプリチャージ信号によりオン・オフするプ
リチャージ回路と、それぞれ一端を第２の電源端子と接
続し入力信号によりオン・オフする複数のディスチャー
ジ回路と、前記プリチャージ回路の他端及び前記各ディ
スチャージ回路の他端を出力端子に接続する出力バス回
路とを備えたＮＯＲ型デコーダ回路において、前記各デ
ィスチャージ回路のオン抵抗を含む電流駆動能力を、こ
れら各ディスチャージ回路の出力バス回路との接続点と
前記出力端子との距離が大きくなるに従って順次大きく
して構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す等価回路図である。

この実施例が第３図に示された従来のＮＯＲ型デコーダ
回路と相違する点は、各ディスチャージ回路２−１〜２
−ｎのオン抵抗を含む電流駆動能力を、これら各ディス
チャージ回路２−１〜２−ｎの出力バス回路３との接続
点と出力端子Ｔ。どの距離が大きくなるに従って順次大
きくした点にある。

これら各ディスチャージ回路２−１〜２−ｎは、それぞ
れトランジスタＱ＋〜Ｑｎで構成され、これらトラジス
タＱ！〜Ｑｎの寸法を変えることによりそれぞれの電流
駆動能力を得るようになっている。

このように各ディスチャージ回路２−１〜２−ｎの電流
駆動能力を変えることにより、出力バス回路３に抵抗ｒ
１〜ｒｎが存在しても、出力端子Ｔｏに最も遠いディス
チャージ回路２−１には最も大きな電流を流すことがで
き、出力端子Ｔｏに最も近いディスチャージ回路２−ｎ
には最も小さい電流を流すことができるので、第２図に
示すように、出力端子Ｔ。とディスチャージ回路２−１
〜２−ｎとの距離に関係なく、入力信号Φ１〜Φ。に対
する出力信号Φ０の動作時間を同一にすることができる
。

〔発明の効果〕

以上説明したように本発明は、各ディスチャージ回路の
電流駆動能力を、出力端子との距離が大きくなるに従っ
て大きくする構成とすることにより、出力端子とディス
チャージ回路との距離に関係なく入力信号に対する出力
信号の動作時間を同一にすることができ、動作速度や性
能の向上をはかることができる効果がある。

するための各部信号の波形図、第３図は従来のＮＯＲ型
デコーダ回路の一例を示す等価回路図、第４図は第３図
に示されたＮＯＲ型デコーダ回路の課題を説明するため
の各部信号の波形図である。

１・・・プリチャージ回路、２　１〜２　　ｎ、２Ａ−
１〜２Ａ　　ｎ・・・ディスチャージ回路、３・・・出
力バス回路、Ｑｏ、Ｑｌ〜Ｑｎ、ＱＡ・・・トランジス
タ、ｒ１〜ｒ、・・・抵抗。

【図面の簡単な説明】

第１図は本発明の一実施例を示す等価回路図、第２図は
第１図に示された実施例の動作を説明第　　４　ｚ

Claims (1)

【特許請求の範囲】
1. 一端を第１の電源端子と接続してプリチャージ信号によ
   りオン・オフするプリチャージ回路と、それぞれ一端を
   第２の電源端子と接続し入力信号によりオン・オフする
   複数のディスチャージ回路と、前記プリチャージ回路の
   他端及び前記各ディスチャージ回路の他端を出力端子に
   接続する出力バス回路とを備えたＮＯＲ型デコーダ回路
   において、前記各ディスチャージ回路のオン抵抗を含む
   電流駆動能力を、これら各ディスチャージ回路の出力バ
   ス回路との接続点と前記出力端子との距離が大きくなる
   に従って順次大きくしたことを特徴とするＮＯＲ型デコ
   ーダ回路。