JPH02213145A - 集積回路装置のパッケージ構造 - Google Patents
集積回路装置のパッケージ構造Info
- Publication number
- JPH02213145A JPH02213145A JP3403889A JP3403889A JPH02213145A JP H02213145 A JPH02213145 A JP H02213145A JP 3403889 A JP3403889 A JP 3403889A JP 3403889 A JP3403889 A JP 3403889A JP H02213145 A JPH02213145 A JP H02213145A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating plate
- semiconductor chip
- convex
- recessed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置のパッケージ構造に関する。
従来、この種の集積回路装置は、二つの絶縁板の中に電
子回路が形成された半導体チップを密閉され、この電子
回路の入出力信号はいずれかの絶縁板より導出された外
部リードより入力及び出力を行なっていた。
子回路が形成された半導体チップを密閉され、この電子
回路の入出力信号はいずれかの絶縁板より導出された外
部リードより入力及び出力を行なっていた。
例えば、二つのセラミック板で形成された絶縁板の一つ
である第１の絶縁板には、電子回路が形成された半導体
チップが搭載されるその表面の中央に形成された窪みと
、この窪みの周囲を囲む段差面上に形成される内部リー
ドと、この内部リードの一端が前記半導体チップの入出
力端子と金属細線を介して接続されるとともに他端が接
続される裏面より突出する外部リードとが形成されてい
る。
である第１の絶縁板には、電子回路が形成された半導体
チップが搭載されるその表面の中央に形成された窪みと
、この窪みの周囲を囲む段差面上に形成される内部リー
ドと、この内部リードの一端が前記半導体チップの入出
力端子と金属細線を介して接続されるとともに他端が接
続される裏面より突出する外部リードとが形成されてい
る。
一方、この第１の絶縁板を被せて前記半導体チップを密
閉する第２の絶縁板は、例えば、単なるセラミック製の
平板であり、この第２の絶縁板は接着用の金属を介して
第１の絶縁板に溶接されていた。
閉する第２の絶縁板は、例えば、単なるセラミック製の
平板であり、この第２の絶縁板は接着用の金属を介して
第１の絶縁板に溶接されていた。
しかしながら、上述した従来の集積回路装置のパッケー
ジ構造では、半導体チップ上の入出力端子である電極バ
ッドと、入出力信号を第１の絶縁板の外部に取り出す外
部リードとは対応しており、その接続経路は一定であり
、接続経路を変更することは容易でないという欠点があ
る。
ジ構造では、半導体チップ上の入出力端子である電極バ
ッドと、入出力信号を第１の絶縁板の外部に取り出す外
部リードとは対応しており、その接続経路は一定であり
、接続経路を変更することは容易でないという欠点があ
る。
本発明の目的は、半導体チップの入出力端子と外部リー
ドとの接続対応を容易に変更出来る構造をもつ集積回路
装置のパッケージ構造を提供することである。
ドとの接続対応を容易に変更出来る構造をもつ集積回路
装置のパッケージ構造を提供することである。
〔課題を解決するための手段〕
本発明の集積回路装置のパッケージ構造は、電子回路が
形成された半導体チップが搭載される一表面の中央に形
成された窪みとこの窪みの周囲を囲む段差面上に形成さ
れる第１の内部リードとこの内部リードの一端が前記半
導体チップの入出力端子と金属細線を介して接続される
とともに他端が接続される前記段差面の外側の前記表面
上に露出して形成された第１の凸状導電体とこの第１の
凸状導電体の周囲を囲み前記表面上に露出するとともに
裏面に突出する外部リードと第２の内部リードを介して
接続される第２の凸状導電体とを有する第１の絶縁板と
、一表面に前記第１の凸状導電体及び前記第２の凸状導
電体とにそれぞれ対応して形成されるとともに前記第１
の凸状導電体及び前記第２の凸状導電体にはめ込み電気
的に接続する第１の凹状導電体及び第２の凹状導電体と
この第１の凹状導電体と第２の凹状導電体とを任意に接
続する埋設された第３の内部リードとを有する第２の絶
縁板とを備え構成される。
形成された半導体チップが搭載される一表面の中央に形
成された窪みとこの窪みの周囲を囲む段差面上に形成さ
れる第１の内部リードとこの内部リードの一端が前記半
導体チップの入出力端子と金属細線を介して接続される
とともに他端が接続される前記段差面の外側の前記表面
上に露出して形成された第１の凸状導電体とこの第１の
凸状導電体の周囲を囲み前記表面上に露出するとともに
裏面に突出する外部リードと第２の内部リードを介して
接続される第２の凸状導電体とを有する第１の絶縁板と
、一表面に前記第１の凸状導電体及び前記第２の凸状導
電体とにそれぞれ対応して形成されるとともに前記第１
の凸状導電体及び前記第２の凸状導電体にはめ込み電気
的に接続する第１の凹状導電体及び第２の凹状導電体と
この第１の凹状導電体と第２の凹状導電体とを任意に接
続する埋設された第３の内部リードとを有する第２の絶
縁板とを備え構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明による一実施例を示す集積回路装置の断
面図である。この集積回路装置のパッケージ構造は、従
来例と同じように、例えば、セラミック板である第１の
絶縁板１１に、セラミック板の第２の絶縁板８を被せる
構造である。
面図である。この集積回路装置のパッケージ構造は、従
来例と同じように、例えば、セラミック板である第１の
絶縁板１１に、セラミック板の第２の絶縁板８を被せる
構造である。
従来例の構造と異なる点は、同図に示すように、まず、
第１の絶縁板１１に、半導体チップ１の電極バッド２と
金属細線３を介して接続する第１の内部リード４ａの一
端がその表面に露出している第１の凸状導電体５に接続
されていることと、この第１の凸状導電体５の外側に取
り囲むように表面に形成されれいるとともに外部リード
６と第２の内部リード４ｂを介して接続されている第２
の凸状導電体７が設けられていることである。
第１の絶縁板１１に、半導体チップ１の電極バッド２と
金属細線３を介して接続する第１の内部リード４ａの一
端がその表面に露出している第１の凸状導電体５に接続
されていることと、この第１の凸状導電体５の外側に取
り囲むように表面に形成されれいるとともに外部リード
６と第２の内部リード４ｂを介して接続されている第２
の凸状導電体７が設けられていることである。
更に、第２の絶縁板８には、その表面に第１の絶縁板の
第１及び第２の凸状導電体５．７に対応して第１及び第
２の凹状導電体９．１０が形成され、この第１の凹状導
電体９と第２の凹状導電体１０のいずれかと第３の内部
リード４ｃとで接続されていることである。
第１及び第２の凸状導電体５．７に対応して第１及び第
２の凹状導電体９．１０が形成され、この第１の凹状導
電体９と第２の凹状導電体１０のいずれかと第３の内部
リード４ｃとで接続されていることである。
このように、第１及び第２の凸状導電体５．７及び第１
及び第２の凹状導電体を設け、第１の絶縁板１１に第２
の絶縁板８を被せたとき、凸状導電体と凹状導電体とは
それぞれ互いにはめ込まれ、電気的に接続されたことに
なる。
及び第２の凹状導電体を設け、第１の絶縁板１１に第２
の絶縁板８を被せたとき、凸状導電体と凹状導電体とは
それぞれ互いにはめ込まれ、電気的に接続されたことに
なる。
従って、この構造をもつ集積回路装置のパッケージでは
、第３の内部リード４ｃで第１の凹状導電体９と第２の
凹状導電体１０のいずれかとを接続した幾種類の第２の
絶縁板８を用意しておき、その内のいずれかの第２の絶
縁板８を選んで第１の絶縁板１１に被せれば、任意に、
半導体チップ１の入出力端子である電極バッド２と外部
リードとの対応を容易に変更出来る。
、第３の内部リード４ｃで第１の凹状導電体９と第２の
凹状導電体１０のいずれかとを接続した幾種類の第２の
絶縁板８を用意しておき、その内のいずれかの第２の絶
縁板８を選んで第１の絶縁板１１に被せれば、任意に、
半導体チップ１の入出力端子である電極バッド２と外部
リードとの対応を容易に変更出来る。
〔発明の効果〕
以上説明したように本発明は、半導体チップを搭載する
第１の絶縁板上に半導体チップの電極パッドにそれぞれ
接続する第１の凸状導電体と裏面にある外部リードと接
続される第２の凸状導電体とを設け、また、第１の絶縁
板を被せる第２の絶縁板に、前記凸状導電体に対応しか
つ前記凸状導電体にはめ込まれる第１及び第２の凹状導
電体を設け、更に、この第１の凹状導電体と第２の凹状
導電体とのいずれかを運んで接続する内部リードを設け
ることによって、半導体チップの入出力端子と外部リー
ドとの接続対応を容易に変更出来る構造をもつ集積回路
装置のパッケージ構造が得られる”という効果がある。
第１の絶縁板上に半導体チップの電極パッドにそれぞれ
接続する第１の凸状導電体と裏面にある外部リードと接
続される第２の凸状導電体とを設け、また、第１の絶縁
板を被せる第２の絶縁板に、前記凸状導電体に対応しか
つ前記凸状導電体にはめ込まれる第１及び第２の凹状導
電体を設け、更に、この第１の凹状導電体と第２の凹状
導電体とのいずれかを運んで接続する内部リードを設け
ることによって、半導体チップの入出力端子と外部リー
ドとの接続対応を容易に変更出来る構造をもつ集積回路
装置のパッケージ構造が得られる”という効果がある。
電体、８・・・第２の絶縁板、９・・・第１の凹状導電
体、１０・・・第２の凸状導電体、１１・・・第２の絶
縁体。
体、１０・・・第２の凸状導電体、１１・・・第２の絶
縁体。
Claims (1)
- 電子回路が形成された半導体チップが搭載される一表
面の中央に形成された窪みとこの窪みの周囲を囲む段差
面上に形成される第１の内部リードとこの内部リードの
一端が前記半導体チップの入出力端子と金属細線を介し
て接続されるとともに他端が接続される前記段差面の外
側の前記表面上に露出して形成された第１の凸状導電体
とこの第１の凸状導電体の周囲を囲み前記表面上に露出
するとともに裏面に突出する外部リードと第２の内部リ
ードを介して接続される第２の凸状導電体とを有する第
１の絶縁板と、一表面に前記第１の凸状導電体及び前記
第２の凸状導電体とにそれぞれ対応して形成されるとと
もに前記第１の凸状導電体及び前記第２の凸状導電体に
はめ込み電気的に接続する第１の凹状導電体及び第２の
凹状導電体とこの第１の凹状導電体と第２の凹状導電体
とを任意に接続する埋設された第３の内部リードとを有
する第２の絶縁板とを有し、この第２の絶縁板を前記第
１の絶縁板に被せてなる集積回路装置のパッケージ構造
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3403889A JPH02213145A (ja) | 1989-02-13 | 1989-02-13 | 集積回路装置のパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3403889A JPH02213145A (ja) | 1989-02-13 | 1989-02-13 | 集積回路装置のパッケージ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02213145A true JPH02213145A (ja) | 1990-08-24 |
Family
ID=12403152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3403889A Pending JPH02213145A (ja) | 1989-02-13 | 1989-02-13 | 集積回路装置のパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02213145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946562A (en) * | 1996-07-24 | 1999-08-31 | International Business Machines Corporation | Polysilicon thin film transistors with laser-induced solid phase crystallized polysilicon channel |
-
1989
- 1989-02-13 JP JP3403889A patent/JPH02213145A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946562A (en) * | 1996-07-24 | 1999-08-31 | International Business Machines Corporation | Polysilicon thin film transistors with laser-induced solid phase crystallized polysilicon channel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157709B2 (en) | Infrared sensor package | |
| JPS61198769A (ja) | 混成集積回路 | |
| JPS60219807A (ja) | 電気部品用ケース | |
| GB1245610A (en) | Improvements in and relating to semiconductor devices | |
| JPH02213145A (ja) | 集積回路装置のパッケージ構造 | |
| JPS6028256A (ja) | 半導体装置 | |
| JPH05243474A (ja) | 半導体装置 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
| JPS60263451A (ja) | 集積回路パツケ−ジ | |
| JPH0423216Y2 (ja) | ||
| JPS60263452A (ja) | 集積回路パツケ−ジ | |
| JPS63169746A (ja) | 半導体装置 | |
| JPS6236299Y2 (ja) | ||
| JPS6236290Y2 (ja) | ||
| JPS6421945A (en) | Electronic element mounting module | |
| JPH0319406A (ja) | 表面実装型水晶発振器 | |
| JPS61174655A (ja) | 集積回路装置 | |
| JPH04144161A (ja) | 半導体集積回路装置 | |
| JPH0234053U (ja) | ||
| JPS62286272A (ja) | 半導体撮像装置 | |
| JPS6263935U (ja) | ||
| JPH05315529A (ja) | 樹脂封止型半導体装置 | |
| JPH05167301A (ja) | パッケージ構造体 | |
| JPS6142839U (ja) | 集積回路パツケ−ジ |