JPH04144161A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04144161A JPH04144161A JP26908290A JP26908290A JPH04144161A JP H04144161 A JPH04144161 A JP H04144161A JP 26908290 A JP26908290 A JP 26908290A JP 26908290 A JP26908290 A JP 26908290A JP H04144161 A JPH04144161 A JP H04144161A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead frame
- inner lead
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、リードフレームを用いて組み立てられる半
導体集積回路装置に関するものである。
導体集積回路装置に関するものである。
［従来の技術］
第３図はこの種の従来の半導体集積回路装置を示す図で
ある。同図において、１は集積回路、２はこの集積回路
１が装着されるアイランド部、３は前記集積回路１のパ
ッド部と導電性のワイヤ４で接続されるリードフレーム
のインナリード部、５は前記集積回路１のリードフレー
ムのアイランド部２．ワイヤ４およびリードフレームの
インナリード部３を封止するパッケージ部、６はリード
フレームのアウタリード部である。
ある。同図において、１は集積回路、２はこの集積回路
１が装着されるアイランド部、３は前記集積回路１のパ
ッド部と導電性のワイヤ４で接続されるリードフレーム
のインナリード部、５は前記集積回路１のリードフレー
ムのアイランド部２．ワイヤ４およびリードフレームの
インナリード部３を封止するパッケージ部、６はリード
フレームのアウタリード部である。
次に、上記構成による半導体集積回路装置の作用につい
て説明する。集積回路１はリードフレームのアイランド
部２に接着され、集積回路１のパッド部とインナリード
部３間を導電性のワイヤ４で接続した後に樹脂等により
封止される。そして、集積回路１の電気的信号は集積回
路１のパッド部からワイヤ４とリードフレームのインナ
リード部３およびアウタリード部６により電気的に接続
されており、半導体集積回路装置の電気的信号端子とな
る。
て説明する。集積回路１はリードフレームのアイランド
部２に接着され、集積回路１のパッド部とインナリード
部３間を導電性のワイヤ４で接続した後に樹脂等により
封止される。そして、集積回路１の電気的信号は集積回
路１のパッド部からワイヤ４とリードフレームのインナ
リード部３およびアウタリード部６により電気的に接続
されており、半導体集積回路装置の電気的信号端子とな
る。
［発明が解決しようとする課題］
従来の半導体集積回路装置は、以上のように構成されて
いるので、現存する複数の集積回路１を１つのパッケー
ジ内に封止するには、混成集積回路の技術を用いるか、
もしくはスーパインテグレ−ジョン方式等を用い、複数
の集積回路１の機能を１つの集積回路に納めるよう再設
計する必要があった。
いるので、現存する複数の集積回路１を１つのパッケー
ジ内に封止するには、混成集積回路の技術を用いるか、
もしくはスーパインテグレ−ジョン方式等を用い、複数
の集積回路１の機能を１つの集積回路に納めるよう再設
計する必要があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、現存する集積回路を組み合わせてパッケー
ジした半導体集積回路装置を得ることを目的とする。
れたもので、現存する集積回路を組み合わせてパッケー
ジした半導体集積回路装置を得ることを目的とする。
［課題を解決するための手段］
この発明に係る半導体集積回路装置は、アイランド部の
互いに絶縁された相異なる面に、それぞれ集積回路を接
着したものである。
互いに絶縁された相異なる面に、それぞれ集積回路を接
着したものである。
［作用１
この発明においては、リードフレームのアイランド部の
相異なる面に集積回路を接着したことから、複数の集積
回路を単一の集積回路装置に封止できる。
相異なる面に集積回路を接着したことから、複数の集積
回路を単一の集積回路装置に封止できる。
［実施例］
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の半導体集積回路装置の一実施例を示
す図である。この図において、１１は第１の集積回路、
１２は第２の集積回路、１３はこれら第１．第２の集積
回路１１．１２が相異なる面１３ａ、１３ｂにそれぞれ
接着されたリードフレームのアイランド部、１４．１５
は前記第１゜第２の集積回路１１．１２のパッド部と導
電性のワイヤ１６でそれぞれ接続されるリードフレーム
のインナリード部で、アウタリード部１８を共有してお
り、インナリード部１４．１５はこのアウタリード部１
８より分岐された構成をなしている。１７は前記第１．
第２の集積回路１１゜１２とリードフレームのアイラン
ド部１３とワイヤ１６およびリードフレームのインナリ
ード部１４．１５を樹脂封止したパッケージ、１８はリ
ードフレームのアウタリード部である。
す図である。この図において、１１は第１の集積回路、
１２は第２の集積回路、１３はこれら第１．第２の集積
回路１１．１２が相異なる面１３ａ、１３ｂにそれぞれ
接着されたリードフレームのアイランド部、１４．１５
は前記第１゜第２の集積回路１１．１２のパッド部と導
電性のワイヤ１６でそれぞれ接続されるリードフレーム
のインナリード部で、アウタリード部１８を共有してお
り、インナリード部１４．１５はこのアウタリード部１
８より分岐された構成をなしている。１７は前記第１．
第２の集積回路１１゜１２とリードフレームのアイラン
ド部１３とワイヤ１６およびリードフレームのインナリ
ード部１４．１５を樹脂封止したパッケージ、１８はリ
ードフレームのアウタリード部である。
第２図はリードフレームのアイランド部１３の詳細図で
、第１の集積回路１１と第２の集積回路１２の裏面電位
が異なる場合の電位を補正するために、絶縁体２１をは
さみ、導電体２２．２３を設けた例である。
、第１の集積回路１１と第２の集積回路１２の裏面電位
が異なる場合の電位を補正するために、絶縁体２１をは
さみ、導電体２２．２３を設けた例である。
この実施例では、リードフレームのアイランド部１３の
相異なる面１３ａ、１３ｂのうち、面１３ａに第１の集
積回路１１を接着し、面１３ｂに第２の集積回路１２を
接着している。
相異なる面１３ａ、１３ｂのうち、面１３ａに第１の集
積回路１１を接着し、面１３ｂに第２の集積回路１２を
接着している。
ここで、リードフレームのインナリード部１４．１５の
うち、第１の集積回路１１に接続されるインナリード部
１４は、第１の集積回路１１の方向に曲げ、第２の集積
回路１２に接続されるインナリード部１５は第２の集積
回路１２の方向に曲げ、各々のインナリード部１４．１
５はアイランド面よりインナリード部１４．１５のボン
ディング面がワイヤリング方向に対し高くなるような段
差を持たせ、各々の集積回路１１．１２との接続を容易
にしている。
うち、第１の集積回路１１に接続されるインナリード部
１４は、第１の集積回路１１の方向に曲げ、第２の集積
回路１２に接続されるインナリード部１５は第２の集積
回路１２の方向に曲げ、各々のインナリード部１４．１
５はアイランド面よりインナリード部１４．１５のボン
ディング面がワイヤリング方向に対し高くなるような段
差を持たせ、各々の集積回路１１．１２との接続を容易
にしている。
なお、上記実施例では、リードフレームのアウタリード
部１８は第１の集積回路１１と第２の集積回路１２とも
揃った形状を示しているが、アウタリード部１８は不揃
でもよい。
部１８は第１の集積回路１１と第２の集積回路１２とも
揃った形状を示しているが、アウタリード部１８は不揃
でもよい。
〔発明の効果］
以上説明したように、この発明は、アイランド部の互い
に絶縁された相異なる面に、それぞれ集積回路を接着し
たので、高集積化がはかれるとともに、生産性が向上し
、かつ装置が安価に得られる効果がある。
に絶縁された相異なる面に、それぞれ集積回路を接着し
たので、高集積化がはかれるとともに、生産性が向上し
、かつ装置が安価に得られる効果がある。
第１図はこの発明の一実施例による半導体集積回路装置
の断面図、第２図はアイランド部の詳細を示す斜視図、
第３図は従来の半導体集積回路装置の断面図である。 図において、１１は第１の集積回路、１２は第２の集積
回路、１３はアイランド部、１３ａ。 １３ｂはアイランド部の相異なる面、−１４，１５はイ
ンナリード部、１６はワイヤ、１７はパッケージ、１８
はリードフレームのアウタリード部である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 第 図
の断面図、第２図はアイランド部の詳細を示す斜視図、
第３図は従来の半導体集積回路装置の断面図である。 図において、１１は第１の集積回路、１２は第２の集積
回路、１３はアイランド部、１３ａ。 １３ｂはアイランド部の相異なる面、−１４，１５はイ
ンナリード部、１６はワイヤ、１７はパッケージ、１８
はリードフレームのアウタリード部である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 第 図
Claims (1)
- リードフレームのインナリード部と、アイランド部に
装着された集積回路のパッド部とがワイヤにより接続さ
れ、前記リードフレームのアウタリード部以外を樹脂封
止した半導体集積回路装置において、前記アイランド部
の互いに絶縁された相異なる面に、それぞれ集積回路を
接着したことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26908290A JPH04144161A (ja) | 1990-10-04 | 1990-10-04 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26908290A JPH04144161A (ja) | 1990-10-04 | 1990-10-04 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04144161A true JPH04144161A (ja) | 1992-05-18 |
Family
ID=17467421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26908290A Pending JPH04144161A (ja) | 1990-10-04 | 1990-10-04 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04144161A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495125A (en) * | 1993-11-19 | 1996-02-27 | Nec Corporation | Molded semiconductor device |
| US5530281A (en) * | 1994-12-21 | 1996-06-25 | Vlsi Technology, Inc. | Wirebond lead system with improved wire separation |
-
1990
- 1990-10-04 JP JP26908290A patent/JPH04144161A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495125A (en) * | 1993-11-19 | 1996-02-27 | Nec Corporation | Molded semiconductor device |
| US5530281A (en) * | 1994-12-21 | 1996-06-25 | Vlsi Technology, Inc. | Wirebond lead system with improved wire separation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62244144A (ja) | 半導体装置 | |
| JPH04307943A (ja) | 半導体装置 | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JPH038352A (ja) | 半導体装置 | |
| JPH04144161A (ja) | 半導体集積回路装置 | |
| JPH06204390A (ja) | 半導体装置 | |
| JP2810626B2 (ja) | 半導体装置 | |
| JPH02133942A (ja) | セラミックチップキャリア型半導体装置 | |
| JPH05121632A (ja) | 半導体装置 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPH065647A (ja) | 半導体装置 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPH01257361A (ja) | 樹脂封止型半導体装置 | |
| JP2833178B2 (ja) | 半導体チップ用パッケージ | |
| JPH0536893A (ja) | 混成集積回路 | |
| JPH02134836A (ja) | 樹脂封止型半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH01273343A (ja) | リードフレーム | |
| JPS6022327A (ja) | 半導体装置 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH0358464A (ja) | 半導体装置 | |
| JPH04199670A (ja) | Ｉｃパッケージ用リードフレーム | |
| JPS63169746A (ja) | 半導体装置 |