JPH02210846A - 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＬＳＩに代表される半導体装置の検査装置用
プローブヘッドの製造方法に係り、特に高密度多ピン化
において高精度にプローブを形成するに好適な製造方法
およびそれを用いた半導体ＬＳＩ検査装置に関する。

〔従来の技術〕

半導体ＬＳＩの電極パッドに接触して電気信号を検査装
置に伝送するプローブヘッドとして、従来の装置は、例
えばテストプローブを形成するのに、予め準備されたプ
ローブピンを個別にプローブ構造体に設けた貫通孔に挿
入した構造のものである。また、プローブピンの先端部
は、電気的接触特性を向上させるため尖鋭化する必要が
あり、プローブピンをプローブ構造体に固着させた後。

切削、研磨により平坦面を得てエツチングによりその先
端を半球状もしくは円錐状に露出形成している。なお、
この種の装置として関連するものには例えば特開昭６１
−８００６７号が挙げられる。

〔発明が解決しようとする課題〕

上記従来技術は、プローブピンの高密度多ピン化の点に
ついて配慮されておらず、プローブピンの組立性やピン
先端部位置の高精度化に解決すべき技術上の課題があっ
た。つまり、従来技術では貫通開孔を有するプローブ構
造体にプローブピンを個々に挿入して組立てるため、プ
ローブピンの高密度化、多ピン化に対して高精度な挿入
組立技術が必要となり、一定の限界がある。更に、挿入
したプローブピンの先端部は、特に半導体ウェハの電極
パッド（はんだバンプ）に接触する先端部の場合、スプ
リングレスで、ピン−パッド間の接触抵抗特性を確保す
るため一定のエリア（１チップ分）内で、高さ方向及び
横方向の位置を高精度でそろえる必要がある。従来技術
では、プローブピンの先端部をエツチングにより形成し
ているが。

特に先端部の位置について高精度化の必要性が配慮され
ていない。

本発明の目的は、上記課題を解決することにあり、プロ
ーブヘッド部のピン組立性を向上させると共に、信頼性
の高い高精度ピン立てを実現させるプローブヘッドの製
造方法及びそれを用いた半導体ＬＳＩ検査装置を提供す
ることにある。

〔課題を解決するための手段〕

高密度多ピン化における上記目的は、配線基板上に電極
パッドを形成後、パッド保護用導電層を形成した上にフ
ォトレジスト層を形成し、これのピンプローブ位置に対
応する位置をパッド保護用導電層が露出するまで筒状に
エツチング除去し、このエツチング除去した場所にピン
プローブ形成材料を成長させ、この基板上に形成したピ
ンプローブ形成材料およびフォトレジスト層の表面を平
滑に加工して用い、ピン先端部をこの微小な平滑面とし
た構造としてピン状にエツチング加工することにより達
成される。

更に本発明の構成を詳細に述べれば、以下のようになる
。

つまり１本発明は、半導体ＬＳＩの電極パッドに接触し
て電気信号を検査装置本体に伝送するプローブヘッドを
製造するに際し、多層配線構造体を内装し、かつ両面に
電極パッドパターンが予め所定間隔で設けられた多層配
線基板を準備する第１の工程と；前記多層配線基板の一
方の面に必要に応じてパッド保護用導電層を被覆形成す
る第２の工程と；前記パッド保護用導電層上にフォトレ
ジスト層を形成する第３の工程と；前記フォトレジスト
層上に前記電極パッドと中心軸を一致させたマスクパタ
ーンを形成する第４の工程と；前記マスクパターンをマ
スクにして前記フォトレジスト層にエツチングを施しピ
ンプローブ形成用導電層を形成するパターンを形成する
第５の工程と；前記パターン間にピンプローブ形成用導
電層を形成すると共にその表面をプローブの必要とする
高さに相当する厚さに平坦化する第６の工程と；前記プ
ローブ形成用導電層上に前記電極パッドと中心軸を一致
させたマスクパターンを形成する第７の工程と；前記マ
スクパターンをマスクにして前記プローブ形成用導電層
にエツチングを施しピン形状を形成する第８の工程と；
前記のフォトレジスト層を除去し、前記パッド保護層の
露出部分をエツチング除去する第９の工程と；前記のプ
ローブ形成用導電層上のマスクパターンを除去する第１
０の工程とを有して成ることを特徴とする半導体ＬＳＩ
検査装置用プローブヘッドの製造方法から構成される。

そして、更に好ましくは、上記第１０の工程に引続きピ
ン表面に耐食性、良導体あるいは硬度の高い金属めっき
を施す第１１の工程を付加することである。

本願において開示される半導体ＬＳＩ検査装置の発明の
うち代表的なものの概要を簡単に説明すれば、次の通り
である。

すなわち、板状の被検査物（半導体ウェハ）を変位自在
に支持する試料台と、試料台に載置された被検査物に対
向して配設された多層配線基板に突設される複数のピン
プローブとからなり、多層配線基板に対して試料台を相
対的に変位させることにより、被検査物とピンプローブ
とを接触させて所定の検査を行う検査装置であって、多
層配線基板および試料台の少なくとも一方に、ピンプロ
ーブと被検査物とを相対的に接近する方向に変位させる
圧電アクチュエータを設けたものである。

〔作用〕

配線基板上に電極パッドを形成後、パッド保護用導電層
を形成した上にフォトレジスト層を形成した基板を用い
所望するマスクパターンを用いてエツチングζよりピン
プローブ形成用導電層を形成するパターンを形成し、こ
のパターンを用いてピンプローブ形成用導電層を形成す
ると共にその表面をプローブの必要とする高さに相当す
る厚さに平坦化した上に、所望とするマスクパターンを
用いてエツチングによりピンプローブを一括形成すると
、高密度多ピン化においてプローブヘッド部のピン組立
性を向上させることができる。更に。

電極パッドとピンプローブ形成用導体シートをロウ付け
する場合に比べてもピン組立工程を減らすことができ、
プローブヘッド形成時にロウ付けのバラツキによる不良
をなくすことができる。

更に、ピン先端部となるプローブ基板表面を平滑にして
ピン形成用のマスクパターンを形成し、上記電極パッド
部の中央に位置する部分に微小なフラット面が残るよう
にアンダーカットを行なうことにより、ピン先端部の高
さ方向バラツキをプローブ基板の平滑面と同レベルにす
ることができ、かつ横方向バラツキをマスクパターンの
寸法精度に近いレベルにもっていくことができるので、
ブローブヘダド部の高精度ピン立てを実現させることが
できる。

前記の半導体ＬＳＩ検査装置によれば、たとえば、試料
台の変位によ°って、当該試料台に載置された被検査物
を多層配線基板に突設されたピンプローブに所定の距離
まで接近させる第１の段階と、圧電アクチュエータによ
る変位によって被検査物とピンプローブとを接触させる
第２の段階とを経て被検査物とピンプローブとを接触さ
せることにより、単に試料台の相対的な移動動作のみに
よる被検査物とピンプローブとの接触動作に比較して。

試料台や当該試料台の駈動系などの慣性によるオーバー
シュートに起因する被検査物の過度の塑性変形が回避さ
れる。

これにより、ピンプローブに接触する際の被検査物の過
度の塑性変形によって、ピンプローブと被検査物との間
に不安定な隙間を生じることが回避され、検査中におけ
る被検査物とピンプローブとの接触を安定に維持するこ
とができる。

〔実施例〕

以下、実施例により本発明を具体的に説明する。

第１図は、本発明の一実施例となる多層配線基板１上に
多ピンを形成するための製造プロセスを工程順に示した
ものである。

第１図（ａ）は、給電廖と信号層（入出力）と接地層と
を有する多層配線基板１上にフォトレジスト層２を形成
した工程後を示す、多層配線基板１は厚膜セラミック基
板であり、両面にタングステン系の電極パッド部３，４
を形成し、これら両面のパッド３，４間は基板内の配線
構造体（図面省略）を介して相互に電気的に接続されて
いる。

１１極パッド部３の上にはパッド保護用導ｌｔ層５とし
て例えば銅を蒸着する。また電極パッド部４にはニッケ
ルめっき６、金めっき７を施している。

パッド保護層は必要に応じて形成すればよい。パッド保
護用導電層５を形成した上にフォトレジスト層２を例え
ばポジ型レジストのシブレイ社製。

ＴＦ−２０を塗布し、ピンプローブの高さにより塗布膜
厚を制御し、ここでは１５０４ｍに設定した。

第１図（ｂ）は、フォトレジスト層２上にホトリソグラ
フィ加工用の層９を形成した工程後を示す。ホトリソグ
ラフィ加工用の層９としては、フォトレジスト層２上に
光遮蔽膜８として、厚さ０．３μｍのアルミニウム蒸着
膜を被着し、さらに上記光遮蔽膜８をパターニングする
ために厚さ１μｍのフォトレジスト膜９を形成する。

第１図（Ｑ）はフォトレジスト層２上にマスクパターン
１０を形成した工程後を示す、このフォトレジスト層２
上のマスク８，９のパターン加工は、化学エツチング（
エツチング液ニリン酸、硝酸、酢酸、水晶液）による通
常のホトリソグラフィ加工に従って行ない、ピンプロー
ブ形成用パターン１０を形成する。

次に第１図（ｄ）に示すように、多層配線基板１をレジ
スト現像液１１に浸漬し、同時に光１２を照射する。ポ
ジ型のレジストを使用すると、光が照射された部分のみ
が現像液１１中に溶解する。

このような露光、現象を連続的に繰り返すことにより、
第１図（ｅ）に示すように、フォトレジスト層２楊対し
、レジスト膜厚１５０μｍでサイド現像量が１０μｍ以
下というすオド現像量の増加が僅かで高精度なピンプロ
ーブ形成用パターンの加工を行なった。

次に第１図（ｆ）に示すように、めっきによりピンプロ
ーブ形成層１３を形成する。ピンプローブ形成層１３と
しては、銅あるいはニッケル銅合金等の導電材を通常の
無電解めっきあるいは電気めっきによりピンプローブ形
成用パターンを埋めるように形成する。

第１図（ｇ）は、ピンプローブ形成層１３を形成後、ピ
ンプローブの高さを一定にするためにグラインダ加工あ
るいは研摩などでピンプローブ形成層１３およびフォト
レジスト層２の表面を平坦化した工程後を示す。

第１ｓ　（Ａ）は、上記平坦面上にマスクパターン１４
を形成した工程後を示す、マスク１４としてはメタルマ
スクでもよいし、感光性レジストをマスクとしても良い
。この場合は、クロム（Ｃｒ）を用いたものであり、平
坦面の上にクロムを蒸着し、その上に感光性レジストを
塗布し、円形パターンを露光、現像後、不要な部分を除
去し、レジストをマスクとしてクロム膜をフェリシアン
化カリウム系水溶液によりエツチングし、クロムのマス
ク１４が形成される。なおピン立での条件から通常電極
パッド部３とマスク１４の中心軸は一致するように形成
される。この他にも、マスク１４に用いるメタルマスク
としてはモリブデン（Ｍｏ）。

チタン（Ｔｉ）　　タンタル（Ｔａ）、ニオブ（Ｎｂ）
、マグネシウム（Ｍｇ）、珪素（Ｓｉ）。

酸化珪素（Ｓｉｎ、）、窒化珪素＜５ＬａＮ４）　等を
用いてもよい。

第１図００はピンプローブ形成層１３のエツチング工程
終了後を示す０例えばニッケル銅合金をピンプローブ形
成層１３として用い、マスク１４としてクロムを用いた
場合、マスク１４を形成した面から、（Ｎ　Ｈ４）ａ　
Ｓ　ｚ　Ｏ＊とＮＨ，Ｃｊｌ（７）混合系水溶液を用い
た電解エツチング等を行う。この電解エツチングの条件
を制御することにより。

アンダーカット（サイドエツジ、側面腐食ともいう）を
積極的に利用し、所望の形状となる様にピンプローブ形
成層１３を電極パッド部３近傍を残して除去する。この
結果、エツチング面１５がマスク１４を残した状態で形
成される。

さらに第１図（ｊ）に示すように、不要部のレジストを
除去した後、パッド保護用導電層５の露出部分を電解エ
ツチングにより除去することにより、電気的に分離した
ピンプローブ１６を形成し、ピンプローブ１６の先端部
のマスク１４を選択エツチングにより除去して、第１図
（ｋ）に示した先端部に微小なフラット面を有するピン
プローブ１６を形成する。

なお、第１図（））でマスク１４を選択エツチングした
後、パッド保護用導電Ｗ！Ｉ５の露出部分を電解エツチ
ングにより除去して、ピンプローブ１６を形成してもよ
い。

なお、この後にピンプローブ１６の表面に金やロジュー
ムのめっき皮膜を形成することにより、電気的な接触特
性を安定にし、かつ向上させることができる。

ピンプローブ１６の材質としてほかの物質でもかまわな
い。例えば、銅を使用する場合、マスク１４としてクロ
ムを用いた場合は、硫酸網の水溶液を用いて電解エツチ
ングして、ピンプローブ１６の形状までエツチング加工
した後、表面をニッケル（Ｎｉ）のような銅よりも硬度
の高い金属でめっきあるいはスパッタ、蒸着などの表面
処理をした後、焼入れすることにより合金化して、硬度
の高いピンプローブを形成することができる。

さらにピンプローブ１６の材質としてはモリブデン（Ｍ
ｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）。

タンタル（Ｔａ）、ニオブ（Ｎｂ）、銅−ベリリウム（
Ｂｅ）基合金及び表面を銅よりも硬質の金属でメツキし
た銅基材等でもよい。

第１図（ｈ）までの工程終了後、ただちに第２図（、）
に示すように、不要部のフォトレジスト層２を除去した
後、第２図（ｂ）のようにパッド保護用導電層５の露出
部分および、プローブ形成層１３上のマスク１４のエツ
チング時のアンダーカットを積極的に利用し、所望のピ
ンプローブ形２図（ｃ）のようにピンプローブ°１６の
先端部のマスク１４を除去してピンプローブ１６を形成
してもよい０本実施例によれば電極パッド部３のピッチ
として２５０μｍで、高さ１００μｍ、幅１００μｍの
ピンプローブを１０００ピン／１０ｍ　ｍ　”の密度で
製造できた。また、ピンの高さの精度として±１０μｍ
以内の精度を達成できた。

更に、ピンプローブの高さと幅の比を１：１としたまま
電極パッド部３のピッチとして５０μｍまで本実施例で
は形成可能である。ピンプローブの高さをｈとし、電極
パッド間のピッチをｄとしたとき、本実施例によればｈ
＝０．３〜５ｄを満足するピンプローブを形成できる。

第１図（ｅ）に示したピンプローブ形成用導電層を形成
するパターンの他の形成方法として、フォトレジスト層
２に代えて、感光性ポリイミドを用いてもよい、この場
合の実施例の一部を第３図に示した。

第３図（α）は、前記の多層配線基板１の表面に形成し
た電極パッド３上にパッド保護用導電層５を形成する工
程に次いで、前記パッド保護用導電層上にほぼプローブ
の必要とする高さに相当する厚さの感光性ポリイミド／
ｌ　（Ｅ　　Ｍｅｒｃｋ製。

５ｅｌｅｃｔｉｌｕｘ　ＨＴ　Ｒ３）　１７を積層形成
した工程後を示す。

第３図（ｂ）は、ピンプローブを形成するための前記電
極パッド３の中心軸上にマスクパターンの中心を位置合
せしたマスクパターン１８を準備して、前記マスクパタ
ーン１８をマスクとして前記感光性ポリイミド層１７に
光１９を照射する工程を示す。ポジ型のマスクパターン
１８を使用すると、光１９が照射された部分のみの感光
性ポリイミド層２０が硬化する。

第３図（ｃ）は、前記の光照射した感光性ポリイミド層
２０を現象液（Ｅ　Ｍｅｒｅｋ製Ｓ　ｅｌｅｃｔｉｌａ
ｓｔＨＴＲＤ）で現像して熱硬化した工程後を示した図
である。以下の工程は、第１図（，３）に示した前述の
フォトレジスト層２を用いた場合と同様に、フォトレジ
スト層２を感光性ポリイミド層で置き代えた条件で行な
えばよい。この場合、熱硬化後の感光性ポリイミド層２
０のエツチング液としてＥ　　Ｍｅｒｃｋ製　Ｌ　ｏｓ
ｏｌｉｕ　　ＨＴ　Ｒを用いればよい。

第４図は、本発明のプローブピンを用いた一実施例であ
る検査装置の要部を示す説明図である。

本実施例においては、検査装置が半導体装置の製造にお
けるウェハプローバとして構成されている。

すなわち、はぼ水平に設けられた試料台２１の上には、
半導体ウェハ２２（被検査物）が着脱自在に載置されて
いる。

この半導体ウェハ２２の表面には、外部接続電極として
の複数のはんだバンプ２２ｃが形成されている。

試料台２１は、垂直な昇降軸２３を介して、たとえばス
テッピングモータなどからなる昇降駆動部２４に支持さ
れ、さらにこの昇降卵動部２４は、筐体２５に支持され
るＸ−Ｙステージ２６の上に固定されている。

そして、Ｘ−Ｙステージ２６の水平面内におけを組み合
わせることにより、試料台２１の水平および垂直方向に
おける位置決め動作が行われるものである。

また、試料台２１には１図示しない回動機構が設けられ
ており、水平面内における試料台２１の回動変位が可能
にされている。

試料台２１の上方には、当該試料台２１に平行に対向す
る姿勢でベース２７が設けられ、このベース２７の試料
台２１に対する対向面には、プローブカード２８および
多層配線基板１が水平に固定されている。

この多層配線基板１には、半導体ウェハ２２に形成され
た複数のはんだバンプ２２αの各々に一致するように所
定のピッチで配列された前記のピンプローブ１６が垂直
下向きに形成されており、各々のピンプローブ１６は、
多層配線基板１に接続された配線基板２８に接続される
ケーブル２９を介してテスタ３０に接続されている。

この場合、プローブカード２８を支持するベース２７と
、このベース２７の上側の筐体２５との間には、複数の
ピエゾ素子などめ圧電アクチュエータ３１が介設されて
おり、各々の圧電アクチュエータ３１には、複数のケー
ブル３２を介して複数の駆動電源３３が接続されている
。

この圧電アクチュエータ３１は、たとえば。

１００〜１００ＯＶ程度の電圧の印加によって、当該電
圧に比例して長さ方向に１０〜１００μｍ程度の伸びが
生じるものである。

そして、旺動電源３３から圧電アクチュエータ３１に印
加される電圧に応じて当該圧電アクチュエータ３１に発
生する上下に伸縮する方向の歪によって、多層配線基板
１に形成されたピンプローブ１６の上下方向の微動動作
が、オーバーシュートなどを生ずることなく実現される
ように構成されている。

複数の旺動電源３３は、制御バス３４を介してマイクロ
プロセッサ３５に接続されており、このマイクロプロセ
ッサ３５によって統括して制御される構造とされている
。

同様に、前述の昇降間動部２４の動作を制御する昇降駆
動制御部２４ａは、制御バス３４を介してマイクロプロ
セッサ３５に接続されており、昇降駆動部２４による試
料台２１の上下動と、圧電アクチュエータ３１による多
層配線基板１の試料台２１に対する上下方向の微動動作
とを連携して行わせることを可能にしている。

なお、プローブの上下方向の動作量を検出する手段とし
て、被検査物（はんだバンプ２２αあるいは半導体ウェ
ハ２２の表面）そのもの、あるいは、その近傍を、前記
被検査物で反射されるレーザの光路変化を検出すること
によって当該被検査物の位置を検出するレーザ変位計３
６による試料台２１の位置情報を、当該試料台２１の邸
動機構に、変位センサ制御部３７が接続している制御バ
ス３４を介して帰還して制御することにより、精密な昇
降駆動を行なわせることが可能である。

以下、本実施例の操作および効果について説明する。

試料台２１の上に、半導体ウェハ２２を固定し。

Ｘ−Ｙステージ２６および回動機構を用いて。

該半導体ウェハ２２に形成されたはんだバンプ２２αを
、多層配線基板１に形成されたピンプローブ１６の直下
に位置決め調整する。その後、昇降駆動制御部２４αを
介して昇降駆動部２４を作動させ、試料台２１を所定の
高さまで上昇させることによって、多層配線基板１のピ
ンプローブ１６の先端と試料台２１に載置された半導体
ウェハ２２のはんだバンプ２２ａとを接触あるいは被接
触な状態で所定の距離まで接近させる。（第１の段階） 次に、複数の駆動電源３３の各々から複数の圧電アクチ
ュエータ３１に対して所定の値まで徐々に電圧を印加す
ることにより９個々の圧電アクチュエータ３１を所定量
だけ伸長させ、オーバーシュートなどを生じることなく
、多層配線基板１を試料台２１に平行な姿勢を保ったま
ま当該試料台２１に所定の距離だけ下降させ、多層配線
基板１に形成されている複数のピンプローブ１６の各々
の先端を目的の半導体素子における複数のはんだバンプ
２２ａの各々に所定量だけ確実にめり込ませ、個々のピ
ンプローブ１６とはんだバンプ２２ａとが電気的に確実
に接続された状態にする。

（第２の段階） この状態で、ケーブル２９および複数のピンプローブ１
６などを介して、半導体ウェハ２２に形成された半導体
素子とテスタ３０との間で動作電力や動作試験信号など
の授受を行い、当該半導体素子の動作特性の可否などを
判別する。上記の一連の操作が半導体ウェハ２２に形成
された複数の半導体素子の各々について実施され、すべ
ての半導体素子について動作特性の可否などが判別され
る。

その結果、前記のピンプローブ先端部の高さ方向のバラ
ツキが極めて小さなプローブヘッドを使用して、上記の
一連の操作で半導体ウェハの検査を行なうことにより、
試料台２１や当該試料台の駆動系などの慣性によるオー
バーシュートに起因するはんだバンプ２２αの過度の塑
性変形によって、ピンプローブ１６とはんだバンプ２２
αとの間に不安定な隙間を生じることが回避され、検査
中におけるはんだバンプ２２αとピンプローブ１６との
接触を安定に維持できる検査装置が実現できる。

〔発明の効果〕

本発明によれば、プローブピンの高密度多ピン化におい
て、配線基板の電極パッド部に高密度かつ高品質の多ピ
ンを一括形成することができるのでピン立での組立性を
大幅に向上させる効果がある。

更に、ピン先端部の高さ方向バラツキをプローブ基板の
平滑面と同レベルにでき、かつ横方向バラツキをマスク
パターンの寸法精度に近いレベルにもっていくことがで
きるので、プローブヘッド部のピン先端部位置精度を大
幅に向上させる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の多ピンのプローブ基板を形
成する製造プロセスを示す断面図、第２図（α）、（ｂ
）は第１図の製造プロセス（Ａ）に引き続いて実施する
他の実施例を示す断面図、第３図（α）ｔ　　（ｂ）、
（Ｑ）は第１図の製造プロセス（（Ｌ）〜（ｅ）の代り
に用いる他の製造プロセスの実施例を示す断面図である
。 第４図は、本発明に係る半導体ＬＳＩ検査装置の要部を
示す図である。 １・・・多層配線基板、　　　　２・・・フォトレジス
ト層、３・・・電極パッド部、　　　４・・・電極パッ
ド部、５・・・パッド保護用導電層、６・・・ニッケル
めっき。 ７・・・金めつき、　　　　　　８・・・光遮蔽膜、９
・・・フォトレジスト膜、１０・・・マスクパターン、
１１・・・レジスト現像液、１２・・・光。 １３・・・ピンプローブ形成層、 １４・・・マスク、　　　　　１５・・・エツチング面
、１６・・・ピンプローブ、 １７・・・感光性ポリイミド層。 １８・・・マスクパターン、１９・・・光、２０・・・
感光性ポリイミド層、 ２１・・・試料台、　　　　２２・・・半導体ウェハ。 ２２α・・・はんだバンプ、２３・・・垂直な昇降軸。 ２４・・・昇降駆動部、　　　２４ａ、・・・昇降駆動
制御部。 ２５・・・筐体、　　　　　　２６・・・ｘ−Ｙステー
ジ、２７・・・ベース、　　　　　２８・・・プローブ
カード、２９・・・ケーブル、　　　３０・・・テスタ
。 ３１・・・圧電アクチュエータ、 ３２・・・ケーブル、　　　３３・・・駆動電源。 ３４・・・制御バス、 ３５・・・マイクロプロセッサ、 ３６・・・レーザ変位計、　３７・・・変位センサ制御
部。 佑 喝 躬 躬 ？ 圀 １３−・・ピンプローブ形成４ １４・・・マス７ １Δ・・ピレプローフ 躬 凪 躬 ／７・　〆く尤′！王Ｊぎリイミｒノ醤ノ３゛マスク１
１１＃ツー〉 ｌデ・−１尤 ２０　・　　潰ＳＬ１王、１τリイミＦ／％２２ａ−・
・ Ｉ；んＦバシ７゜ 手 続 補 正 （１式） 半導体Ｌ８Ｉ検査装置用プローブヘッドの製造方法およ
び検査装置 補正をする者 １１件との関係

Claims (1)

1. 【特許請求の範囲】 １、半導体ＬＳＩの電極パッドに接触して電気信号を検
   査装置本体に伝送するプローブヘッドの製造方法であっ
   て、一方の面にはピンプローブを形成するための電極パ
   ッドが配列されており、その裏面には検査装置と上記Ｌ
   ＳＩの電極パッド間の電気信号を伝送するための電極パ
   ッドが配列されており、しかも前記表裏両面のパッド間
   が電気的に相互接続された配線基板を準備する第１の工
   程と；前記ピンプローブを形成するための電極パッド上
   に必要に応じてパッド保護用導電層を形成する第２の工
   程と；次いで前記パッド保護用導電層を含む前記配線基
   板上にほぼプローブの必要とする高さに相当する厚さの
   フォトレジスト層を積層形成する第３の工程と；前記ピ
   ンプローブを形成するための電極パッドの中心軸上にマ
   スクパターンの中心を位置合せしたマスクパターンを形
   成する第４の工程と；前記マスクパターンをマスクとし
   て前記フォトレジスト層をエッチングすることによりピ
   ンプローブ形成用導電層を形成するパターンを形成する
   第５の工程と；前記パターン間にピンプローブ形成用導
   電層を形成すると共にその表面をプローブの必要とする
   高さに相当する厚さに平坦化する第６の工程と；前記プ
   ローブ形成用導電層上に前記電極パッドと中心軸を一致
   させたマスクパターンを形成する第７の工程と；前記マ
   スクパターンをマスクにして前記プローブ形成用導電層
   にエッチングを施しピン形状を形成する第８の工程と；
   前記のフォトレジスト層を除去し、前記パッド保護層の
   露出部分をエッチング除去する第９の工程と；前記のプ
   ローブ形成用導電層上のマスクパターンを除去する第１
   ０の工程とを有して成ることを特徴とする半導体ＬＳＩ
   検査装置用プローブヘッドの製造方法。 ２、半導体ＬＳＩの電極パッドに接触して電気信号を検
   査装置本体に伝送するプローブヘッドの製造方法であっ
   て、一方の面にはピンプローブを形成するための電極パ
   ッドが配列されており、その裏面には検査装置と上記Ｌ
   ＳＩの電極パッド間の電気信号を伝送するための電極パ
   ッドが配列されており、しかも前記表裏両面のパッド間
   が電気的に相互接続された配線基板を準備する第１の工
   程と；前記ピンプローブを形成するための電極パッド上
   にパッド保護用導電層を形成する第２の工程パッド保護
   用導電層を含む前記配線基板上にほぼプローブの必要と
   する高さに相当する厚さの感光性ポリイミドを積層形成
   する第３の工程と；前記ピンプローブを形成するための
   電極パッドの中心軸上にマスクパターンの中心を位置合
   せしたマスクパターンを準備する第４の工程と；前記マ
   スクパターンをマスクとして前記感光性ポリイミド層を
   エッチングすることによりピンプローブ形成用導電層を
   形成するパターンを形成する第５の工程と；前記パター
   ン間にピンプローブ形成用導電層を形成すると共にその
   表面をプローブの必要とする高さに相当する厚さに平坦
   化する第６の工程と；前記プローブ形成用導電層上に前
   記電極パッドと中心軸を一致させたマスクパターンを形
   成する第７の工程と；前記マスクパターンをマスクにし
   て前記プローブ形成用導電層にエッチングを施しピン形
   状を形成する第８の工程と；前記の感光性ポリイミド層
   を除去し、前記パッド保護層の露出部分をエッチング除
   去する第９の工程と；前記のプローブ形成用導電層上の
   マスクパターンを除去する第１０の工程とを有して成る
   ことを特徴とする半導体ＬＳＩ検査装置用プローブヘッ
   ドの製造方法。 ３、上記第７の工程に引続き、フォトレジスト層にエッ
   チングを施し、除去する第８の工程と；次いでプローブ
   形成用導電層およびパッド保護層の露出部分をエッチン
   グ除去してピンプローブ形状を形成する第９の工程と；
   プローブ形成用導電層上のマスクパターンを除去する第
   １０の工程とを有して成ることを特徴とする請求項１若
   しくは２記載の半導体ＬＳＩ検査装置用プローブヘッド
   の製造方法。 ４、上記第１０の工程に引続きピン表面に導体、耐食性
   あるいは硬度の高い金属めっきを施す第１１の工程を付
   加したことを特徴とする請求項３記載の半導体ＬＳＩ検
   査装置用プローブヘッドの製造方法。 ５、上記第１１の工程に引続き、ピン表面に施した金属
   めっきを焼成する第１２の工程を付加したことを特徴と
   する請求項４記載の半導体ＬＳＩ検査装置用プローブヘ
   ッドの製造方法。 ６、上記ピンプローブ形成用導電層が銅（Ｃｕ）−ニッ
   ケル（Ｎｉ）基合金、銅（Ｃｕ）、タングステン（Ｗ）
   、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ
   ）、タンタル（Ｔａ）、ニオブ及び（Ｎｂ）、ベリリウ
   ム（Ｂｅ）−銅（Ｃｕ）合金から成る群のいずれか１種
   の金属から成り、蒸着、めっき、ＣＶＤもしくはスパッ
   タリングの成膜形成方法により形成することを特徴とす
   る請求項１、２、３、４若しくは５記載の半導体ＬＳＩ
   検査装置用プローブヘッドの製造方法。 ７、上記ピンプローブの配線基板からの高さをｈとし、
   隣接するピンプローブの基部電極パッド間のピッチをｄ
   としたとき、ｈ＝０．３〜５ｄを満足するよう上記パッ
   ド保護用導電層及びピンプローブ形成用導電層を積層形
   成することを特徴とする請求項１、２、３、４、５若し
   くは６記載の半導体ＬＳＩ検査装置用プローブヘッドの
   製造方法。 ８、上記配線基板は給電層と信号入出力層と接地層とか
   ら成る少なくとも３種の配線層を有する多層配線基板か
   ら成ることを特徴とする請求項１、２、３、４、５、６
   若しくは７記載の半導体ＬＳＩ検査装置用プローブヘッ
   ドの製造方法。 ９、上記多層配線基板がセラミックの多層積層板から成
   ることを特徴とする請求項８記載の半導体ＬＳＩ検査装
   置用プローブヘッドの製造方法。 １０、半導体ウェハを変位自在に支持する試料台と、該
   試料台に載置された前記半導体ウェハの電極に対向して
   配設された多層配線基板に形成された請求項１〜９のい
   ずれかに記載の半導体ＬＳＩ検査装置用プローブヘッド
   からなり、前記多層配線基板に対して前記試料台を相対
   的に変位させることにより、前記半導体ウェハに形成さ
   れた電極と前記ピンプローブとを接触させて所定の検査
   を行なう検査装置であって、前記多層基板側あるいは前
   記試料台の少なくとも一方に、前記ピンプローブと前記
   半導体ウェハの電極とを相対的に接近する方向に変位さ
   せる圧電アクチュエータを設けたことを特徴とする半導
   体ＬＳＩ検査装置。