JPH02210571A - 通信システム - Google Patents

通信システム

Info

Publication number
JPH02210571A
JPH02210571A JP2962189A JP2962189A JPH02210571A JP H02210571 A JPH02210571 A JP H02210571A JP 2962189 A JP2962189 A JP 2962189A JP 2962189 A JP2962189 A JP 2962189A JP H02210571 A JPH02210571 A JP H02210571A
Authority
JP
Japan
Prior art keywords
processor device
processor
state
control signal
communication request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2962189A
Other languages
English (en)
Inventor
Jun Sato
純 佐藤
Shunichi Oki
俊一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Software Shikoku Ltd
Original Assignee
NEC Corp
NEC Software Shikoku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Software Shikoku Ltd filed Critical NEC Corp
Priority to JP2962189A priority Critical patent/JPH02210571A/ja
Publication of JPH02210571A publication Critical patent/JPH02210571A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、予め優先順位が定められた2台のプロセッサ
装置間で通信を行う通信システムに関する。
〔従来の技術〕
この種の通信システムにおいて2台のプロセッサ装置間
で通信を行う際に、最初に通信要求を行うプロセッサ装
置側は通信要求される相手のプロセッサ装置側でその通
信要求を受付可能な状態にあるか否かを知る必要がある
。この場合に、2台のプロセッサ装置の双方が互いに通
信要求を行う可能性があるため、従来のこの種の通信シ
ステムにあっては、各プロセッサ装置がそれぞれ、相手
のプロセッサ装置に通信要求を受付可能な状態にあるこ
とを知らせるための信号を個別に出力する必要があり、
このためにプロセッサ装置1台にっき少なくとも1本の
制御線を必要としていた。
〔発明が解決しようとする課題〕
上述したように従来の通信システムでは、プロセッサ装
置間に、互いに通信要求が受付可能な状態にあるか否か
を確認するために少なくとも2本以上の制御信号線を設
ける必要があり、このために制御信号線の配線スペース
を大きくとらなければならないという問題があった。
本発明はこのような事情に鑑みてなされたものであり、
制御信号線の本数の削減を図った、予め優先順位が定め
られた2台のプロセッサ装置で通信を行う通信システム
を提供することを目的とするものである。
〔課題を解決するための手段〕
本発明は上述した目的を達成するために、予め優先順位
が定められた2台のプロセッサ装置間で通信を行う通信
システムにおいて、2台のプロセッサ装置間をワイヤー
ドオアで接続する1本の制御信号線を有すると共に、各
プロセッサ装置は相手のプロセッサ装置からの通信要求
に応じることが可能である場合に前記した制御信号線を
駆動し、通信要求に応じられる状態にない場合もしくは
相手のプロセッサ装置に対して通信要求を行おうとする
場合に制御信号線の駆動を中止する信号発生手段と、相
手のプロセッサ装置に対して通信要求を行う際に制御信
号線の信号状態に基づいて通信要求に対し相手のプロセ
ッサ装置が応じられる状態にあるか否かを判定する状態
判定手段と、相手のプロセッサ装置に対し通信要求を行
うために制御信号線の駆動を中止した時点から状態判定
手段が判定するまでの時間を設定する時間設定手段とを
有することを特徴とするものである。
本発明によれば、各プロセッサ装置間をワイヤードオア
で接続する1本の制御信号線の信号状態に基づいて、通
信要求を行うプロセッサ装置側で相手のプロセッサ装置
が通信要求の受付が可能な状態にあるか否かを確δ忍す
ることができるように構成したので、2台のプロセッサ
装置間を接続する制御線を1本に削減することが可能と
なる。
〔実施例〕
以下、本発明の実施例を図面を参照して説明する。
第1図には本発明に係わる通信システムの一実施例の構
成が示されている。同図においてプロセッサ装置10.
20はそれぞれ、制御信号線30を駆動しまたは駆動を
中止するための信号を出力する信号発生部100.20
0、オープンコレクタTTLを用いたドライバ104.
204、TTLを用いたレシーバ106.206、通信
要求を行う際の優先順位を定めるためのタイマ112.
212を有している。
また、プロセッサ装置10のドライバ104の出力端子
およびレシーバ106の入力端子は1本の制御信号線3
0を介してプロセッサ装置20のドライバ204の出力
端子およびレシーバ206の入力端子に接続されている
。制御信号線30には、プロセッサ装置10.20内に
おいてそれぞれ終端抵抗108.110.208.21
0を介して直流電圧(例えば+5V)が印加されている
因みに終端抵抗108.208は220Ω、終端抵抗1
10.210は330Ωにそれぞれ定数が選択されてい
る。
このように構成することにより、プロセッサ装置10の
信号発生部100の出力信号aとプロセッサ装置20の
信号発生部200の出力信号すをワイヤードオアした信
号Cが制御信号線30上に得られる。第1表に信号a、
b、cの真理値表を示す。この真理値表は信号a、bが
共にL”(LOW)の時のみ信号Cが”H” (HIG
H)になり、その他の場合には信号Cが”L”になるこ
とを示している。
第  1  表 ここでプロセッサ装置10.20はそれぞれ、相手のプ
ロセッサ装置からの通信要求を受付可能な状態にあると
きに信号発生部100.200より出力される信号aま
たはbを” H”にし、通信要求の受付が不可能な状態
にあるとき、すなわち通信要求に応じられる状態にない
とき、あるいは相手のプロセッサ装置に対して通信要求
を行おうとする場合に信号aまたはbをL″にする。
次に、上記構成からなる通信システムの動作について説
明する。今、プロセッサ装置10が相手のプロセッサ装
置20に対して通信要求を行うものとする。この場合に
、制御信号線30の駆動を停止するために信号発生部1
00から出力される信号aは′L″となる。
一方、レシーバ106を介して受信した制御信号線30
上に出力される信号Cの状態に基づいて、プロセッサ装
置20が通信要求の受付が可能か否かが信号判定部10
2により判定される。
信号CがL”である場合には第1表より明らかなように
、プロセッサ装置20の信号発生部200は制御信号線
30を駆動するために信号すを“H”にした状態にあり
、プロセッサ装置20は通信要求に応じることが可能な
状態にあると信号判定部102により判定される。
この場合にはプロセッサ装置10はプロセッサ装置20
に対して通信要求を行うことができる。
また、信号CがH″である場合には第1表よりプロセッ
サ装置20の信号発生部200は制御信号線30の駆動
を中止するために信号すを“L ”にした状態にあり、
プロセッサ装置20は通信要求の受付が不可能な状態に
あると信号判定部102により判定される。
上述した動作において、プロセッサ装置10がプロセッ
サ装置20に対し通信要求を行うために信号発生部10
0から出力される信号aを“L ”にした時点から、制
御信号線3o上に出力される信号Cの状態に基づいて通
信要求の受付が可能な状態にあるか否かが信号判定部1
02により判定される時点までの時間はタイマ112に
より設定される。
以上の動作はプロセッサ装置1oがプロセッサ装置20
に対して通信要求を行う場合について説明したが、その
逆の場合についても同様である。
また、プロセッサ装置10.20が同時に通信要求を行
おうとする可能性があるが、この場合に例えばプロセッ
サ装置10がプロセッサ装置2゜より優先順位が高いと
すればタイマ112の設定時間をタイマ212のそれよ
り長くすることにより優先順位の高い通信要求を優先さ
せることができる。
〔発明の効果〕
以上説明したように本発明では、各プロセッサ装置間を
ワイヤードオアで接続する1本の制御信号線の信号状態
に基づいて通信要求を行うプロセッサ装置側で相手のプ
ロセッサ装置が通信要求の受付が可能な状態にあるか否
かを確認することができるように構成したので、2台の
プロセッサ装置間を接続する制御線を1本に削減するこ
とが可能となる。
【図面の簡単な説明】
第1図は本発明に係わる通信システムの一実施例の構成
を示すブロック図である。 10.20・・・・・・プロセッサ装置、0・・・・・
・信号発生部、 2・・・・・・信号判定部、 4・・・・・・ドライバ、 6・・・・・・レシーバ、 0.208.210・・・・・・終端抵抗、2・・・・
・・タイマ。

Claims (1)

  1. 【特許請求の範囲】 予め優先順位が定められた2台のプロセッサ装置間で通
    信を行う通信システムにおいて、 前記2台のプロセッサ装置間をワイヤードオアで接続す
    る1本の制御信号線を有すると共に、各プロセッサ装置
    は、相手のプロセッサ装置からの通信要求に応じること
    が可能である場合に前記制御信号線を駆動し、通信要求
    に応じられる状態にない場合もしくは相手のプロセッサ
    装置に対して通信要求を行おうとする場合に前記制御信
    号線の駆動を中止する信号発生手段と、 相手のプロセッサ装置に対して通信要求を行う際に、前
    記制御信号線の信号状態に基づいて通信要求に対し相手
    のプロセッサ装置が応じられる状態にあるか否かを判定
    する状態判定手段と、相手のプロセッサ装置に対し通信
    要求を行うために前記制御信号線の駆動を中止した時点
    から前記状態判定手段が判定するまでの時間を設定する
    時間設定手段 とを有することを特徴とする通信システム。
JP2962189A 1989-02-10 1989-02-10 通信システム Pending JPH02210571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2962189A JPH02210571A (ja) 1989-02-10 1989-02-10 通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2962189A JPH02210571A (ja) 1989-02-10 1989-02-10 通信システム

Publications (1)

Publication Number Publication Date
JPH02210571A true JPH02210571A (ja) 1990-08-21

Family

ID=12281158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2962189A Pending JPH02210571A (ja) 1989-02-10 1989-02-10 通信システム

Country Status (1)

Country Link
JP (1) JPH02210571A (ja)

Similar Documents

Publication Publication Date Title
JPS6197727A (ja) マイクロプロセツサ用電源装置
US4150438A (en) Interfaces for connecting coded and non-coded data transmission systems
JP2883643B2 (ja) インバータの群運転方法
JPH02210571A (ja) 通信システム
JPS59121519A (ja) 入出力制御装置におけるクロツク停止制御方式
JP2940922B2 (ja) 光伝送装置
JPS62180456A (ja) 並列計算機の信号バイパス方式
US6119193A (en) Arrangement for controlling peripheral component interconnect (PCI) units from a plurality of control processors
KR900006548B1 (ko) 병렬 데이터 공유 방법 및 그 회로
KR960001268B1 (ko) 플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치
JPS63157615A (ja) 分散電源システム
JPS61269762A (ja) プロセツサ装置間通信装置
JP2737179B2 (ja) バスシステム
KR930011483A (ko) 다중 직렬통신 방법
JPH0315940A (ja) プリンタ出力回路
JPS63206849A (ja) 入出力バス制御方式
JPS5998232A (ja) デ−タバスの優先度制御方式
JPH01307342A (ja) データ端末装置
JPS62191955A (ja) Dma転送方式
JPH0237148B2 (ja) Deetadensoshisutemu
JPH0374751A (ja) 入出力制御装置
JPS62254223A (ja) バス信号線の多重使用方法
JPH0738655B2 (ja) 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法
JPH0773135A (ja) 装置識別方式
JPS58101322A (ja) デ−タ転送制御回路