JPS63206849A - 入出力バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の入出力制御装置を入出力バスによりチャネル制御
装置に接続した入出力システムにて、入出力制御装置か
ら入出力バスの使用権を要求された場合に、チャネル制
御装置は、応答信号を送出および停止すると同時期に、
第二の応答信号を各入出力制御装置に並列に送出および
停止し、各入出力制御装置は、前位入出力制御装置から
順次伝達される応答信号と、チャネル制御装置から並列
に伝達される第二の応答信号との論理積処理を実行し、
該論理積処理結果によりバス使用判定を実行することに
より、罹障時の混信を防止する。

〔産業上の利用分野〕

本発明は、複数の入出力制御装置を入出力バスによりチ
ャネル制御装置に接続する入出力システムにおいて、入
出力制御装置に生じた障害により入出力バスが使用不能
となることを防止可能とする入出力バス制御方式に関す
る。

〔従来の技術〕

第４図は本発明の対象となる情報処理システムの一例で
ある。

第４図において、負数の入出力制御装置（１０Ｃ）５が
、入出力バス４によりチャネル制御装置（ＣＨＣ）３に
接続されている。

入出力バス４を経由して、同時に一組の入出力制御装置
５のみが通信可能であり、入出力バス４を経由する通信
を必要とする入出力制御装置５は、入出力バス４の使用
権を管理しているチャネル制御装置３に対し入出力バス
４の使用権を要求し、チャネル制御装置３から入出力バ
ス４の使用権を与えられた後、入出力バス４を経由して
通信を開始する。

複数の入出力制御装置５から同時に入出力バス４の使用
権を要求された場合には、チャネル制御装置３は所定の
順序、例えばチャネル制御装置３に近く設置されている
順に従って優先的に使用権を与える。

第５図は従来ある入出力制御装置の一例を示す図であり
、第６図は第５図におけるバス使用権確保過程を示す図
である。

第５図および第６図において、人出力制御装置５内に入
出力バス４の使用要求が発生すると、バス使用権要求部
（ＲＥＱ）５０１が、バスドライバ５０２を介して入出
力バス４内のバス使用権要求信号線４１に、バス使用権
要求信号ｒを送出開始する（第６図時点１１）＊ なお入出力バス４において、信号送出時の信号レベルは
論理“０”であり、信号非送出時の信号レベルは論理“
１″である（以下同様）。

送出されたバス使用権要求信号ｒは、バス使用権要求信
号線４１を経由してチャネル制御装置３に伝達される。

バス使用権要求信号ｒを受信したチャネル制御装置３が
、入出力バス４の使用権を付与可能と判定すると、入出
力バス４内の応答信号線４２に応答信号ａを送出する（
時点ｔ２）。

なお応答信号線４２は、各入出力制御装置５を、所定の
順序、例えばチャネル制御装置３に近く設置されている
順に、縦続的に接続している。

従って、応答信号線４２に送出された応答信号ａは、チ
ャネル制御袋？！！３の最も近くに設置されている入出
力制御装置（以後５−１と表示する）に伝達される。

入出力制御装置５−１に到着した応答信号ａは、バスレ
シーバ５０５を介して判定回路（Ｄ　Ｅ　Ｃ）５０６お
よび遅延回路（ＤＬ）５０７に入力される。

遅延回路５０７は、受信した応答信号ａに所定の遅延時
間Ｔを与えた後、バスドライバ５０８に伝達する。

一方判定回路・５０６は、自火出力制御装置５−１内の
バス使用権要求部５０１がバス使用権要求信号ｒを送出
中か否かを識別し、送出中であればバスドライバ５０８
を遮断状態に設定し、またバス使用権要求部５０１およ
びバス使用権確保部５０９に応答信号ａの受信を通知す
る。

−なお遅延回路５０７の遅延時間Ｔは、判定回路５０６
がバスドライバ５０８を遮断状態に設定するに充分な時
間に定められており、応答信号ａが後位の入出力制御装
置５−２に伝達されることは阻止される。

応答信号ａの受信通知を受けたバス使用権要求部５０１
は、バス使用権要求信号線４１に送出中のバス使用権要
求信号ｒを送出停止しく時点ｔ３）、また前記通知を受
けたバス使用権確保部５０９は、バスドライバ５１０を
介して入出力バス４内のバス使用権確保信号線４３に、
バス使用権確保信号すを送出開始する（時点ｔ４）。

バス使用権確保信号すは、バス使用権確保信号線４３を
経由してチャネル制御装置３および各入出力制御装置（
ＩＯＣ）５に伝達される。

バス使用権確保信号すを受信したチャネル制御装置３は
、入出力バス４の使用権の付与が完了したと判定し、応
答信号線４２に送出中の応答信号ａを送出停止する（時
点（５）。

なお判定回路５０６が応答信号ａを受信した際、バス使
用権要求部５０１がバス使用権要求信号ｒを送出中でな
ければ、バスドライバ５０８を導通状態とする。

従って、遅延時間Ｔの後に遅延回路５０７を通過した応
答信号ａは、バスドライバ５０８および、応答信号線４
２を経由して、後位の入出力制御装置（ＩＯＣ）５−２
に伝達される。

以後入出力制御装置（ＩＯＣ）５−２は、人出力制御装
置（ＩＯＣ）５−１におけると同様の過程により、バス
使用権の確保を判定する。

若し入出力制御装置５−１の判定回路５０６に障害が発
生し、自入出力制御装置５−１にバス使用権を確保する
過程を実行しているにも拘らず、バスドライバ５０８を
導通状態に設定したとする。

かかる場合には、応答信号ａは所定の遅延時間Ｔが経過
した後、入出力制御装置５−２にも伝達され（時点ｔ６
）、入出力制御装置５−２がバス使用権要求信号ｒ“を
送出済み（時点ｔ１”）の場合には、入出力制御装置５
−１におけると同様にバス使用権要求信号ｒ°の送出停
止、並びにバス使用権確保信号ｂ°の送出を実行しく時
点ｔ７およびｔ８）、入出力バス４の使用権を確保する
。

その結果入出力バス４の使用権は、二組の入出力制御装
置５−１および５−２により同時に確保されることとな
り、混信を生ずる。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如（、従来ある入出力バス制御
方式においては、各入出力制御装置５内の判定回路５０
６が、遅延回路５０７を経由して出力される応答信号ａ
を、後位の入出力制御装置５に伝達するか否かを判定し
ている。

従って、入出力バス４の使用権を確保する入出力制御装
置５の判定回路５０６が罹障すると、応答信号ａが誤っ
て後位の入出力制御装置５へも伝達され、後位の入出力
制御装置５も同時に入出力バス４の使用権を確保する恐
れがあり、当該入出力システムが異常状態を呈する問題
点があった。

〔問題点を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、３はチャネル制御装置、５は入出力制
御装置、４は複数の入出力制御装置５をチャネル制御装
置３に接続する入出力バス、４２は入出力バス４に含ま
れる応答信号線、ａは入出力制御装置５がチャネル制御
装置３に対し、入出力バス４の使用権を要求した場合に
、チャネル制御装置３が応答信号線４２を経由して各入
出力制御装置５内に縦続的に伝達する応答信号である。

４４は、本発明により入出力バス４内に設けられた並列
応答信号線であり、 ５１４は本発明により各入出力制御装置５内に設けられ
た論理積回路である。

〔作用〕

人出力制御装置５から入出力バス４の使用権を要求され
たチャネル制御装置３が、応答信号線４２に応答信号ａ
を送出するのと同時期に、並列応答信号ａ１を並列応答
信号線４４に送出すると、並列応答信号ａｌは、並列応
答信号線４４を経由して各入出力制御装置５に並列に伝
達される。

各入出力制御装置５においては、論理積回路５１４が応
答信号線４２を経由して伝達される応答信号ａと、並列
応答信号線４４を経由して伝達される並列応答信号ａ１
との論理積処理を実行し、論理積処理結果を入出力制御
装置５内に入力する。

入出力制御装置５が入出力バス４の使用権を確保し、チ
ャネル制御装置３に使用権の確保を通知すると、チャネ
ル制御装置３は応答信号ａと共に並列応答信号ａｌの送
出も停止する。

従って、入出力バス４の使用権を確保した入出力制御装
置５が障害の為、後位の入出力制御装置５に応答信号ａ
を伝達しても、後位の入出力制御装置５の論理積回路５
１４は並列応答信号ａｌとの論理積処理が不可能となり
、入出力バス４の使用権を判定出来ず、二組以上の入出
力制御装置５が同時に入出力バス４の使用権を確保する
ことは防止される。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例による入出力制御装置を示す
図であり、第３図は第２図におけるバス使用権確保過程
を示す図である。なお、企図を通じて同一符号は同一対
象物を示す、また対象とする情報処理システムは第４図
に示す通りとする。

第２図および第３図において、入出力制御装置（ＩＯＣ
）５内に入出力バス４の使用要求が発生すると、バス使
用権要求部（ＲＥＱ）５０１が前述と同様に、バス使用
権要求信号線４１にバス使用権要求信号ｒを送出開始す
る（第３図榊時点ｔ１１）。

チャネル制御装置（ＣＨＣ）３が、バス使用権要求信号
線４１を経由して伝達されるバス使用権要求信号ｒを受
信し、人出力バス４の使用権を付与可能と判定すると、
入出力バス４内の応答信号線４２に応答信号ａを送出す
ると同時に、並列応答信号線４４にも並列応答信号ａ１
を送出する（時点ｔ１２）。

並列応答信号ａ１は、並列応答信号線４４を経由して各
入出力制御装置５に並列に伝達され、それぞれバスレシ
ーバ５１３を介して論理積回路５１４の一方の入力端子
に入力され論理積回路５１４を導通状態に設定する。

一方応答信号線４２に送出された応答信号ａは、チャネ
ル制御装置３の最も近くに設置されている入出力制御装
置５−１に伝達される。

入出力制御装置５−１に到着した応答信号ａは、パスレ
シーバ５０５を介して論理積回路５１４の他方の入力端
子に入力される。

導通状態にある論理積回路５１４は、入力された応答信
号ａを判定回路（ＤＥＣ）５０６および遅延回路（ＤＬ
）５０７に伝達する。

判定回路５０６は前述と同様に、自入出力制御装置５−
１内のバス使用権要求部５０１がバス使用権要求信号ｒ
を送出中か否かを識別し、送出中であればバスドライバ
５０８を遮断状態に設定し、またバス使用権要求部５０
１およびバス使用権確保部（ＣＮＦ）５０９に応答信号
ａの受信を通知する。

その結果バス使用権要求部５０１は前述と同様に、バス
使用権要求信号線４１に送出中のバス使用権要求信号ｒ
を送出停止しく時点ｔ１３）、またバス使用権確保部５
０９はバス使用権確保信号線４３に、バス使用権確保信
号すを送出開始する（時点ｔ１４）。

バス使用権確保信号すを受信したチャネル制御装置３は
、入出力バス４の使用権の付与が完了したと判定し、応
答信号線４２に送出中の応答信号ａと共に、並列応答信
号線４４に送出中の並列応答信号ａ１を送出停止する（
時点ｔ１５）。

若し入出力制御装置５−１の判定回路５０６に障害が発
生し、内入出力制御装置５−１にバス使用権を確保する
過程を実行しているにも拘らず、バスドライバ５０８を
導通状態に設定すると、応答信号ａは所定の遅延時間Ｔ
が経過した後、入出力制御装置５−２に伝達され、パス
レシーバ５０５を介して論理積回路５１４の他方の入力
端子に入力される（時点ｔ１６）。

然し時点ｔ１６においては、チャネル制御装置３からは
並列応答信号ａ１が送出されていない為、論理積回路５
１４は遮断状態にあり、入力された応答信号ａは判定回
路５０６および遅延回路５０７には伝達されず、判定回
路５０６が入出力バス４の使用権の確保を判定すること
も無く、また遅延回路５０７が応答信号ａをバスドライ
バ５０８に伝達することも無い。

以上の説明から明らかな如く、本実施例によれば、入出
力制御装置５−１が入出力バス４の使用権を確保し、バ
ス使用権確保信号すを送出すると、チャネル制御装Ｗ３
が各入出力制御装置５に伝達していた並列応答信号ａ１
を送出停止する為、入出力制御装置５−１の判定回路５
０６が罹障し、応答信号ａが後位の入出力制御装置５−
２に伝達されても、入出力制御装置５−２が入出力バス
４の使用権を確保することは無く、また更に後位の入出
力制御装置（ＩＯＣ）５−３以降に応答信号ａを伝達す
ることも防止される。

なお、第２図および第３図ばあ（迄本発明の−・実施例
に過ぎず、例えば入出力バス４の使用権を確保、並びに
判定回路５０６の罹障は入出力制御装置５−１に限定さ
れることは無く、他に幾多の変形が考慮されるが、何れ
の場合にも本発明の効果は変わらない。また本発明の対
象となる入出力制御装置の構成は図示されるものに限定
されぬことは言う迄も無い。

〔発明の効果〕

以上、本発明によれば、前記入出力システムにおいて、
入出力バスの使用権を確保した入出力制御装置が障害の
為、後位の入出力制御装置に応答信号を伝達しても、後
位の入出力制御装置の論理積回路は並列応答信号との論
理積処理が不可能となり、バス使用判定手段が入出力バ
ス４の使用権を判定出来ず、二組以上の入出力制御装置
が同時に入出力バスの使用権を確保することは防止され
る。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例による入出力制御装置を示す図、第３図は第２図に
おけるバス使用権確保過程を示す図、第４図は本発明の
対象となる情報処理システムの一例を示す図、第５図は
従来ある入出力制御装置の一例を示す図、第６図は第５
図におけるバス使用権確保過程を示す図である。 図において、ｌは中央制御装置ｆ　（ＣＣ）　、２は主
記憶装置（ＭＭ）　、３はチャネル制御装置（ＣＨＣ）
　、４は入出力バス、５は入出力制御装置（ＩＯＣ）、
４１はバス使用権要求信号線、４２は応答信号線、４３
はバス使用権確保信号線、４４は並列応答信号線、 ５０１はバス使用権要求部（ＲＥＱ）　、５０２．５０
８および５１０はバスドライバ、５０３．５０４．５１
１および５１２は抵抗、５０５および５１３はバスレシ
ーバ、５０６は判定回路（ＤＥＣ）、５０７は遅延回路
（ＤＬ）、５１４は論理積回路、を示す。 代理人　弁理士　井　桁　貞　− 不２　圀に力°げ３バん便■陸■晶促ＪＶＬ第　３　目 寮　４　圀 、そＵ目人玉力惰・１イ町ｉ丸１ 寮５　園

Claims (1)

1. 【特許請求の範囲】 複数の入出力制御装置（５）を入出力バス（４）により
   チャネル制御装置（３）に接続した入出力システムであ
   って、前記入出力制御装置（５）から前記入出力バス（
   ４）の使用権を要求された場合に、前記入出力制御装置
   （５）から前記入出力バス（４）の使用権の確保通知を
   受けた前記チャネル制御装置（３）が送出停止する応答
   信号（ａ）が、前記入出力バス（４）内の応答信号線（
   ４２）を経由して、前記各入出力制御装置（５）内を所
   定の遅延時間を経過して所定の順序で縦続的に伝達され
   る入出力システムにおいて、前記チャネル制御装置（３
   ）から前記応答信号（ａ）と同時期に送出される並列応
   答信号（ａ１）を、前記各入出力制御装置（５）に並列
   に伝達する並列応答信号線（４４）を前記入出力バス（
   ４）に設け、 前記チャネル制御装置（３）は、前記応答信号線（４２
   ）に応答信号（ａ）を送出および停止すると同時期に、
   前記並列応答信号（ａ１）を前記並列応答信号線（４４
   ）に送出および停止し、前記各入出力制御装置（５）に
   、前記応答信号線（４２）を経由して伝達される前記応
   答信号（ａ）と、前記並列応答信号線（４４）を経由し
   て伝達される前記並列応答信号（ａ１）との論理積処理
   を実行し、該論理積処理結果を自入出力制御装置（５）
   内に入力する論理積回路（５１４）を設けることを特徴
   とする入出力バス制御方式。