JPH0220063A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は完全密着型等倍センサーの駆動回路等に使用さ
れ、絶縁基板上に薄膜トランジスタ（以下、ＴＰＴとい
う）が形成された半導体装置に関する。

〔従来の技術およびその問題点〕

従来、絶縁基板（石英、セラミックス等）上にＴＰＴを
形成する際の絶縁基板表面は元々光学的平滑面で１００
０Å以下の表面粗さになっており、このような絶縁基板
上に活性層、例えばｐｏｌｙ−５ｉ、　ａ−５ｉあるい
はＴｅ等を析出させる際には、重恩て１１　Ｆ＋Ｈ，Ｏ
，Ｈ□Ｓ０４あルイは１１ＮＯ□等で洗浄していた。そ
して、通常、活性層は蒸着、スパッタあるいはＣＶＤ法
等で１０００人〜１μｍの厚さに析出させていた。しか
しながら、このような方法で形成したトランジスタの中
には第１図（ａ）に示すように、■＆＝Ｏでの７ｔｉ流
値、すなわちＩ　ｏｆｆが非常に大きくなる場合が存在
する。この原因に１つとして活性層と基板間のリーク電
流が考えられる。このリークの原因としては基板の洗浄
ムラ、製膜。

拡散等の工程のバラツキ、基板中不純物等の問題、特に
初期の膜質は多くの欠陥を含んだ層であることが挙げら
れる。このようなリークの発生はＣＭＯＳプロセスで要
求されるｐ−ｃｈとｎ−ｃｈトランジスタのアンバラン
スを生み、安定した駆動ができなくなり、長期的な信頼
性にも問題を有するものであった。

〔発明が解決しようとする課題〕

本発明は絶縁基板上に形成されたＴＰＴにおける絶縁基
板と活性層との間のリークを低減してＩ　ｏｆｆ値を低
減し、ＣＭＯＳプロセスにおいてもｐ−ｃｈおよびｎ−
ｃｂトランジスタのアンバランスをなくし、安定駆動お
よび長期信頼性に優れた半導体′ＪＡ置を提供すること
を目的とするものである。

〔課題を解消するための手段〕

本発明は絶縁基板上に簿膜トランジスタを形成した半導
体装置において、絶縁基板表面が。

荒れの深さをＸとした場合に、　１００Å≦ｘ≦１μｍ
の範囲で荒らされたものであることを特徴とするもので
ある。

このように本発明では絶縁基板表面が荒れの深さＸを１
００Å≦ｘ≦１μｒｎとするものであり、この表面を荒
らす方法としてはサンドブラスト、エツチング法、研磨
等のいずれの方法をも適用可能である。

表面を荒らすことは、基板表面を均一に荒らすことのみ
でなく、一定の方向にモザイク状あるいはストライプ状
のような規則性をもたせるような荒らし方をすることも
当然含まれる。このような荒らし方をすることにより、
リーク電ｄεの低減ばかりではなく、その」二に形成す
る活性層の方位もある程度制御できるようになる。

このように基板表面を荒らすことにより、電流のパスを
畏くする、あるいはリーク電流の再結合を促進させるこ
とが可能となり、活性層と基板間のリークが低減するこ
とになる。

なお、基板表面の荒れの深さＸは活性層の（膜厚）粒径
と関係しており、活性層の粒径をＷとしたとき、ｘ　／
　１０＜　ｗ　＜　１０　ｘとすることが好ましい。こ
のときの活性層は多結晶あるいは単結晶シリコンとする
。このようにすることで、第１図（ｂ）に示す如きＴＰ
Ｔ特性が期待でき。

リーク電流が低減する。なお、第１図において、曲線■
はＶ　ｏｓ　＝　１７　Ｖ　、■はＶ　ｏｓ　＝　１４
　Ｖ、■はＶｏｓ”ＩＩＶ、■はＶｏｓ＝８Ｖ、■はＶ
ｏｓ＝５Ｖの場合をそれぞれ示すものである。

〔発明の作用・効果〕

以上のような本発明によれば、ＴＰＴが形成される絶縁
基板が所定深さに荒されているため。

リーク電流が低減され、安定性、信頼性のあるＴＰＴを
実現でき、またバラツキを一定の輻以下にできるため、
歩留りの向上がはがれる。

【図面の簡単な説明】

第１図はリーク電流がある場合とない場合におけるＴＰ
Ｔ特性図である。 篤１目

Claims (1)

【特許請求の範囲】
1. １、絶縁基板上に薄膜トランジスタを形成した半導体装
   置において、絶縁基板表面が、荒れの深さをｘとした場
   合に、１００Å≦ｘ≦１μｍの範囲で荒らされたもので
   あることを特徴とする半導体装置。