JPH0220063A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0220063A JPH0220063A JP17054788A JP17054788A JPH0220063A JP H0220063 A JPH0220063 A JP H0220063A JP 17054788 A JP17054788 A JP 17054788A JP 17054788 A JP17054788 A JP 17054788A JP H0220063 A JPH0220063 A JP H0220063A
- Authority
- JP
- Japan
- Prior art keywords
- roughening
- substrate
- insulating substrate
- active layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims description 3
- 238000007788 roughening Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000004576 sand Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 3
- 230000007774 longterm Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は完全密着型等倍センサーの駆動回路等に使用さ
れ、絶縁基板上に薄膜トランジスタ(以下、TPTとい
う)が形成された半導体装置に関する。
れ、絶縁基板上に薄膜トランジスタ(以下、TPTとい
う)が形成された半導体装置に関する。
従来、絶縁基板(石英、セラミックス等)上にTPTを
形成する際の絶縁基板表面は元々光学的平滑面で100
0Å以下の表面粗さになっており、このような絶縁基板
上に活性層、例えばpoly−5i、 a−5iあるい
はTe等を析出させる際には、重恩て11 F+H,O
,H□S04あルイは11NO□等で洗浄していた。そ
して、通常、活性層は蒸着、スパッタあるいはCVD法
等で1000人〜1μmの厚さに析出させていた。しか
しながら、このような方法で形成したトランジスタの中
には第1図(a)に示すように、■&=Oでの7ti流
値、すなわちI offが非常に大きくなる場合が存在
する。この原因に1つとして活性層と基板間のリーク電
流が考えられる。このリークの原因としては基板の洗浄
ムラ、製膜。
形成する際の絶縁基板表面は元々光学的平滑面で100
0Å以下の表面粗さになっており、このような絶縁基板
上に活性層、例えばpoly−5i、 a−5iあるい
はTe等を析出させる際には、重恩て11 F+H,O
,H□S04あルイは11NO□等で洗浄していた。そ
して、通常、活性層は蒸着、スパッタあるいはCVD法
等で1000人〜1μmの厚さに析出させていた。しか
しながら、このような方法で形成したトランジスタの中
には第1図(a)に示すように、■&=Oでの7ti流
値、すなわちI offが非常に大きくなる場合が存在
する。この原因に1つとして活性層と基板間のリーク電
流が考えられる。このリークの原因としては基板の洗浄
ムラ、製膜。
拡散等の工程のバラツキ、基板中不純物等の問題、特に
初期の膜質は多くの欠陥を含んだ層であることが挙げら
れる。このようなリークの発生はCMOSプロセスで要
求されるp−chとn−chトランジスタのアンバラン
スを生み、安定した駆動ができなくなり、長期的な信頼
性にも問題を有するものであった。
初期の膜質は多くの欠陥を含んだ層であることが挙げら
れる。このようなリークの発生はCMOSプロセスで要
求されるp−chとn−chトランジスタのアンバラン
スを生み、安定した駆動ができなくなり、長期的な信頼
性にも問題を有するものであった。
本発明は絶縁基板上に形成されたTPTにおける絶縁基
板と活性層との間のリークを低減してI off値を低
減し、CMOSプロセスにおいてもp−chおよびn−
cbトランジスタのアンバランスをなくし、安定駆動お
よび長期信頼性に優れた半導体′JA置を提供すること
を目的とするものである。
板と活性層との間のリークを低減してI off値を低
減し、CMOSプロセスにおいてもp−chおよびn−
cbトランジスタのアンバランスをなくし、安定駆動お
よび長期信頼性に優れた半導体′JA置を提供すること
を目的とするものである。
本発明は絶縁基板上に簿膜トランジスタを形成した半導
体装置において、絶縁基板表面が。
体装置において、絶縁基板表面が。
荒れの深さをXとした場合に、 100Å≦x≦1μm
の範囲で荒らされたものであることを特徴とするもので
ある。
の範囲で荒らされたものであることを特徴とするもので
ある。
このように本発明では絶縁基板表面が荒れの深さXを1
00Å≦x≦1μrnとするものであり、この表面を荒
らす方法としてはサンドブラスト、エツチング法、研磨
等のいずれの方法をも適用可能である。
00Å≦x≦1μrnとするものであり、この表面を荒
らす方法としてはサンドブラスト、エツチング法、研磨
等のいずれの方法をも適用可能である。
表面を荒らすことは、基板表面を均一に荒らすことのみ
でなく、一定の方向にモザイク状あるいはストライプ状
のような規則性をもたせるような荒らし方をすることも
当然含まれる。このような荒らし方をすることにより、
リーク電dεの低減ばかりではなく、その」二に形成す
る活性層の方位もある程度制御できるようになる。
でなく、一定の方向にモザイク状あるいはストライプ状
のような規則性をもたせるような荒らし方をすることも
当然含まれる。このような荒らし方をすることにより、
リーク電dεの低減ばかりではなく、その」二に形成す
る活性層の方位もある程度制御できるようになる。
このように基板表面を荒らすことにより、電流のパスを
畏くする、あるいはリーク電流の再結合を促進させるこ
とが可能となり、活性層と基板間のリークが低減するこ
とになる。
畏くする、あるいはリーク電流の再結合を促進させるこ
とが可能となり、活性層と基板間のリークが低減するこ
とになる。
なお、基板表面の荒れの深さXは活性層の(膜厚)粒径
と関係しており、活性層の粒径をWとしたとき、x /
10< w < 10 xとすることが好ましい。こ
のときの活性層は多結晶あるいは単結晶シリコンとする
。このようにすることで、第1図(b)に示す如きTP
T特性が期待でき。
と関係しており、活性層の粒径をWとしたとき、x /
10< w < 10 xとすることが好ましい。こ
のときの活性層は多結晶あるいは単結晶シリコンとする
。このようにすることで、第1図(b)に示す如きTP
T特性が期待でき。
リーク電流が低減する。なお、第1図において、曲線■
はV os = 17 V 、■はV os = 14
V、■はVos”IIV、■はVos=8V、■はV
os=5Vの場合をそれぞれ示すものである。
はV os = 17 V 、■はV os = 14
V、■はVos”IIV、■はVos=8V、■はV
os=5Vの場合をそれぞれ示すものである。
以上のような本発明によれば、TPTが形成される絶縁
基板が所定深さに荒されているため。
基板が所定深さに荒されているため。
リーク電流が低減され、安定性、信頼性のあるTPTを
実現でき、またバラツキを一定の輻以下にできるため、
歩留りの向上がはがれる。
実現でき、またバラツキを一定の輻以下にできるため、
歩留りの向上がはがれる。
第1図はリーク電流がある場合とない場合におけるTP
T特性図である。 篤1目
T特性図である。 篤1目
Claims (1)
- 1、絶縁基板上に薄膜トランジスタを形成した半導体装
置において、絶縁基板表面が、荒れの深さをxとした場
合に、100Å≦x≦1μmの範囲で荒らされたもので
あることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17054788A JPH0220063A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17054788A JPH0220063A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0220063A true JPH0220063A (ja) | 1990-01-23 |
Family
ID=15906903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17054788A Pending JPH0220063A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0220063A (ja) |
-
1988
- 1988-07-08 JP JP17054788A patent/JPH0220063A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0348671B2 (ja) | ||
JP3071284B2 (ja) | 半導体素子の製造方法 | |
JPH09162088A (ja) | 半導体基板とその製造方法 | |
JPH0220063A (ja) | 半導体装置 | |
JPS6412543A (en) | Manufacture of semiconductor device | |
JPS6377122A (ja) | 半導体装置の製造方法 | |
JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
TW430903B (en) | Silicon wafer, and method of manufacturing the same | |
JPH0964319A (ja) | Soi基板およびその製造方法 | |
US4774207A (en) | Method for producing high yield electrical contacts to N+ amorphous silicon | |
US4876224A (en) | Silicon wafer for a semiconductor substrate and the method for making the same | |
JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
JPH0992802A (ja) | Soi基板及びその製造方法 | |
JPH04102332A (ja) | 半導体装置 | |
JPH0414836A (ja) | Si基板 | |
KR100253561B1 (ko) | 접착층 없이 반도체 소자의 산화막 표면에 텅스텐을 증착시키는 방법 | |
JPH0265256A (ja) | 半導体装置の製造方法 | |
JPH04307735A (ja) | 半導体装置の製造方法 | |
JPH03219506A (ja) | 超伝導薄膜の堆積方法 | |
JPH07297200A (ja) | 半導体シリコンウェハおよびこの製造方法 | |
JPH06163588A (ja) | 薄膜トランジスタの製造方法 | |
JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
JPH0562897A (ja) | 半導体基板 | |
JPH05175325A (ja) | 誘電体分離基板及びその製造方法 | |
JPH0737811A (ja) | 半導体基板の製造方法 |