JPH021963Y2 - - Google Patents

Info

Publication number
JPH021963Y2
JPH021963Y2 JP647683U JP647683U JPH021963Y2 JP H021963 Y2 JPH021963 Y2 JP H021963Y2 JP 647683 U JP647683 U JP 647683U JP 647683 U JP647683 U JP 647683U JP H021963 Y2 JPH021963 Y2 JP H021963Y2
Authority
JP
Japan
Prior art keywords
signal
phase
output
frequency
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP647683U
Other languages
English (en)
Other versions
JPS59114633U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP647683U priority Critical patent/JPS59114633U/ja
Publication of JPS59114633U publication Critical patent/JPS59114633U/ja
Application granted granted Critical
Publication of JPH021963Y2 publication Critical patent/JPH021963Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【考案の詳細な説明】 本考案は位相同期ループ周波数捕そく回路に関
し、特に位相同期ループを備えた受信装置におけ
る、周波数捕そく回路の性能改善に関する。
従来、位相同期ループを備え、受信される電波
のドツプラ周波数偏移等を含む各種要因による位
相変動に対して、常に位相同期状態を保持して運
用される受信装置においては、受信電波の周波数
捕そく時において、前記位相同期ループの捕そく
操作として、三角波またはのこぎり波状の波形信
号を用いて電圧制御発振器の発振周波数を自動掃
引するか、または操作者により手動掃引するかの
二つの捕そくモードが実用されている。しかしな
がら、これらの捕そくモードを用いる運用におい
ては、受信電波が正弦波信号あるいはPCM信号
等により位相変調されている場合には、宿命的に
前記受信電波の側帯波に擬似同期することがしば
しばあり、前記受信装置の正常運用上の障害とな
つている。この対応策として、自動周波数制御ル
ープを併用して自動周波数捕そく操作を支援する
方法が講じられているが、自動周波数制御ループ
併用の場合、振幅制御器が用いられているため低
受信レベル時の動作に問題があり、また更に位相
変調信号周波数が低い場合には、自動周波数制御
ループの利得を大とすることによりドリフトが増
大し、必ずしも安定な動作が得られないという欠
点がある。
本考案の目的は上記の欠点を除去し、位相同期
ループを備える受信装置において、自動周波数制
御ループを併用することなしに、前記位相同期ル
ープにおける周波数捕そくを確実にする位相同期
ループ周波数捕そく回路を提供することにある。
本考案の位相同期ループ周波数捕そく回路は、
位相同期ループより分岐される中間周波信号を、
所定の周波数帯域幅に帯域制限する帯域波器
と;この帯域波器の出力信号レベルを検出する
振幅検波器と;この振幅検波器の出力レベルを、
所定の基準レベルを参照して規格化するコンパレ
ータと;前記位相同期ループに含まれる電圧制御
発振器の発振周波数を単掃引するための単掃引信
号発生回路と;前記コンパレータから出力される
規格化受信信号とクロツク発振器から出力される
クロツク・パルスとにより形成される信号情報パ
ルス信号と、前記単掃引信号発生回路より出力さ
れる掃引周波数情報信号とを入力して、前記中間
周波数信号入力のスペクトルの中心位置情報信号
に対応する掃引信号情報と、切替器に対する制御
信号とを出力する信号情報抽出手段と;このスペ
クトルの中心位置情報信号のD−A変換信号と、
三角波発生器の出力とを加算重畳して三角波掃引
信号を発生する三角波掃引信号発生回路と;前記
信号情報抽出手段から出力される制御信号によ
り、位相同期ループに含まれる振幅検波器出力の
位相同期判定回路に対する入力回路のオン・オフ
と、位相同期ループに含まれる位相検波器出力の
ループ・フイルタに対する入力回路のオン・オフ
と、前記単掃引信号と前記三角波掃引信号との選
択切替とをそれぞれ制御される、第1、第2およ
び第3の切替器と;を備えて構成される。
以下、本考案について図面を参照して詳細に説
明する。
第1図は本考案の一実施例を備えた位相同期ル
ープを含む受信装置の部分ブロツク図である。第
1図において、本考案の位相同期ループ周波数捕
そく回路は、第1、第2および第3の切替器1
0,13および18と、D−A変換器19と、カ
ウンタ20と、クロツク発振器21と、三角波信
号発生器22と、加算器23と、D−A変換器2
4と、信号情報抽出手段25と、カウンタ26
と、ゲート回路27と、クロツク発振器28と、
コンパレータ29と、振幅検波器30と、帯域
波器31とを備えている。また位相同期ループは
主要要素として、混合器4と、振幅制限器6と、
位相検波器7と、ループ・フイルタ14と電圧制
御発振器16とより形成されている。端子1より
入力される受信信号は、帯域波器2および
AGC(自動利得制御)増幅器3を経由して混合器
4に入力され、正常の動作状態においては、電圧
制御発振器16の発振出力と混合されて所定の中
間周波数に変換され、帯域波器5および振幅制
限器6を経由して位相検波器7に入力される。位
相検波器7においては、端子12より入力される
前記所定中間周波数を基準周波数とする参照信号
と混合されて位相同期検波され、その出力は第2
の切替器13を経由してループ・フイルタ14に
入力される。ループ・フイルタ14の出力は加算
器15を経由して電圧制御発振器16の発振周波
数を制御し、電圧制御発振器16の発振出力は前
述のように混合器4に入力されて前記位相同期ル
ープが形成されている。
今、前述のように前記位相同期ループが正常動
作状態になく、受信信号の周波数を捕そくしよう
とする場合について見ると、この時点において
は、第1および第2の切替器10および13はオ
フの状態となつており、第3の切替器18はD−
A変換器19の側に接続されている。クロツク発
振器21から出力されるクロツク信号(第2図a
参照)に対応して、カウンタ20およびD−A変
換器19を介して生成される単掃引信号(第2図
b参照)は、信号情報抽出手段25により制御さ
れて作動する第3の切替器18と、ロツク判定回
路11に連動する切替器17と、加算器15とを
経由して電圧制御発振器16に印加され、その発
振周波数を可変として位相同期ループの引込み周
波数範囲にわたり周波数を掃引する。また、一方
カウンタ20から出力される前記周波数掃引にか
かわる掃引周波数情報信号は、信号情報抽出手段
25にも入力される。単掃引信号により周波数掃
引される電圧制御発振器16の出力は混合器4に
おいて受信信号と混合され、前記単掃信号による
周波数掃引に対応する掃引周波数を付与された中
間周波信号として出力され、帯域波器5および
振幅制限器6を経由して位相検波器7に入力され
る。位相検波器7においては、この中間周波信号
は端子12より入力される参照信号と混合されて
位相同期検波される。他方、混合器4の中間周波
信号出力の一部は、帯域波器31を経由して振
幅検波器30において振幅検波され、その検波出
力(第2図c参照)はコンパレータ29に入力さ
れる。コンパレータ29においては、所定の上限
および下限の基準電圧により、前記検波出力が規
格化され、受信信号情報を含む規格化受信信号
(第2図d参照)として出力される。この規格化
受信信号は、クロツク発振器28から出力される
クロツク・パルス(第2図e参照)とともにゲー
ト回路27に入力され、カウンタ26を介して受
信信号に対応するパルス数の信号情報パルス信号
(第2図f参照)を発生し、信号情報抽出手段2
5に入力される。信号情報抽出手段25において
は、この信号情報パルス信号と、カウンタ20よ
り入力される前記周波数掃引にかかわる掃引周波
数情報信号とを入力して、受信信号のスペクトル
分布の中心位置に対応する掃引信号情報を出力す
る。この時点に対応して、信号情報抽出手段25
から出力される制御信号により、第1および第2
の切替器10および13はオン状態となり、第3
の切替器18は、その入力側がD−A変換器19
から加算器23の側に切替えられる。信号情報抽
出手段25において抽出される前記掃引信号情報
は、D−A変換器24においてアナログ信号(第
2図g参照)に変換され、加算器23において三
角波発生器22の出力と加算重畳されて三角波掃
引信号(第2図h参照)を発生し、第3の切替器
18に入力される。加算器23から出力され第3
の切替器18に入力される前記三角波掃引信号
は、切替器17、加算器15を介して電圧制御発
振器16の周波数を制御し、受信信号入力に対し
て位相同期ループをロツクインさせるように作用
する。このような動作過程を経て、受信信号入力
に対して位相同期ループがロツクインすると、振
幅制限器6の前段より分岐され、振幅検波器9に
おいて、π/2移相器8を介して供給される参照
信号と混合されて同期検波される中間周波信号の
検波出力は、第1の切替器10を介して位相同期
判定回路11に入力される。この結果、位相同期
判定回路11の判定出力により制御されて、切替
器17はオフの状態となり;電圧制御発振器16
に対する制御信号は、位相検波器7の位相同期出
力が、第2の切替器13、ループ・フイルタ14
および加算器15を経由して印加される状態とな
り、位相同期ループは正常動作状態となる。な
お、帯域波器31の通常帯域幅は、受信信号変
調周波数および受信レベルの信号対雑音比を考慮
して、本周波数捕そく回路の動作に対して最適値
となるように設定される。
以上詳細に説明したように、本考案は、受信信
号のスペクトルの中心位置を抽出する信号情報抽
出手段を適用し、且つ位相同期ループのロツク・
ポイントの近傍においてのみ閉ループを形成する
ために、周波数捕そく範囲を大幅に拡大して周波
数捕そく確度を高めるとともに、位相同期ループ
における擬似同期現象を著しく軽減できるという
効果がある。
【図面の簡単な説明】
第1図は本考案の一実施例を備えた位相同期ル
ープを含む受信装置の部分ブロツク図、第2図は
本考案の所定の各部の信号波形図である。 図において、1,12……端子、2,5,31
……帯域波器、3……AGC増幅器、4……混
合器、6……振幅制限器、7……位相検波器、8
……π/2移相器、9,30……振幅検波器、1
0……第1の切替器、11……位相同期判定回
路、13……第2の切替器、14……ループ・フ
イルタ、15,23……加算器、16……電圧制
御発振器、17……切替器、18……第3の切替
器、19,24……D−A変換器、20,26…
…カウンタ、21,28……クロツク発振器、2
2……三角波発生器、25……信号情報抽出手
段、27……ゲート回路、29……コンパレー
タ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 位相同期ループより分岐される中間周波信号
    を、所定の周波数帯域幅に帯域制限する帯域波
    器と;この帯域波器の出力信号レベルを検出す
    る振幅検波器と;この振幅検波器の出力レベル
    を、所定の基準レベルを参照して規格化するコン
    パレータと;前記位相同期ループに含まれる電圧
    制御発振器の発振周波数を単掃引するための単掃
    引信号発生回路と;前記コンパレータから出力さ
    れる規格化受信信号とクロツク発振器から出力さ
    れるクロツク・パルスとにより形成される信号情
    報パルス信号と、前記単掃引信号発生回路より出
    力される掃引周波数情報信号とを入力して、前記
    中間周波信号入力のスペクトルの中心位置情報信
    号に対応する掃引信号情報と、所定の切替器に対
    する制御信号とを出力する信号情報抽出手段と;
    このスペクトルの中心位置情報信号のD−A変換
    信号と、三角波発生器の出力とを加算重畳して三
    角波掃引信号を発生する三角波掃引信号発生回路
    と;前記信号情報抽出手段から出力される制御信
    号により、位相同期ループに含まれる振幅検波器
    出力の位相同期判定回路に対する入力回路のオ
    ン・オフと、位相同期ループに含まれる位相検波
    器出力のループ・フイルタに対する入力回路のオ
    ン・オフと、前記単掃引信号と前記三角波掃引信
    号との選択切替とを、それぞれ制御される第1、
    第2および第3の切替器と;を備えることを特徴
    とする位相同期ループ周波数捕そく回路。
JP647683U 1983-01-20 1983-01-20 位相同期ル−プ周波数捕そく回路 Granted JPS59114633U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP647683U JPS59114633U (ja) 1983-01-20 1983-01-20 位相同期ル−プ周波数捕そく回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP647683U JPS59114633U (ja) 1983-01-20 1983-01-20 位相同期ル−プ周波数捕そく回路

Publications (2)

Publication Number Publication Date
JPS59114633U JPS59114633U (ja) 1984-08-02
JPH021963Y2 true JPH021963Y2 (ja) 1990-01-18

Family

ID=30138037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP647683U Granted JPS59114633U (ja) 1983-01-20 1983-01-20 位相同期ル−プ周波数捕そく回路

Country Status (1)

Country Link
JP (1) JPS59114633U (ja)

Also Published As

Publication number Publication date
JPS59114633U (ja) 1984-08-02

Similar Documents

Publication Publication Date Title
JPS6239848B2 (ja)
JPH07170176A (ja) Pll回路の同調周波数をセットアップする装置およびその方法
US4213096A (en) Phaselock receiver with phaselock detector
JPH021963Y2 (ja)
EP0066430A2 (en) Television synchronous receiver
JPH054348Y2 (ja)
JPS644386B2 (ja)
US4486782A (en) Frequency stabilization of a VCO FM modulator
JPH0321083Y2 (ja)
JP2903797B2 (ja) 位相同期受信機
JPH0683281B2 (ja) 搬送波抽出回路
JPH0635549Y2 (ja) 位相同期受信機
JPH0496507A (ja) 受信装置
JPH0614511Y2 (ja) 位相同期受信機
JPS5944813B2 (ja) 位相同期回路
JPH036070Y2 (ja)
JPH0112439Y2 (ja)
JPS622726B2 (ja)
JP3132723B2 (ja) 位相同期受信機
JP2568003B2 (ja) 高感度探索信号検出レーダシステム
JPH0546356Y2 (ja)
JPS6298806A (ja) Fm変調器
JP2859482B2 (ja) 位相同期ループ回路
JPH02291986A (ja) 追尾受信機
JPH0983597A (ja) Psk搬送波信号再生装置