JPH021899A - グラフィック装置 - Google Patents

グラフィック装置

Info

Publication number
JPH021899A
JPH021899A JP63313973A JP31397388A JPH021899A JP H021899 A JPH021899 A JP H021899A JP 63313973 A JP63313973 A JP 63313973A JP 31397388 A JP31397388 A JP 31397388A JP H021899 A JPH021899 A JP H021899A
Authority
JP
Japan
Prior art keywords
refresh
ref
random access
request
dynamic random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63313973A
Other languages
English (en)
Inventor
Jean-Michel Callemyn
ジャン‐ミッシェル・カルミン
Ludvik Davidovic
リドビク・ダビドビク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH021899A publication Critical patent/JPH021899A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Memory System (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はサイクリックリフレッシュをリフレッシュ要求
によって行うダイナミックランダムアクセスメモリと、
ダイナミックランダムアクセスメモリのデータ出力ゲー
トによって供給される可視表示スクリーンとを具え、可
視表示スクリーンの動作が、一定時間においてフレーム
リターン段階及びライン走査段階を含むグラフィック装
置に関する。
グラフインク装置はライン順次走査での陰極線管スクリ
ーン上における画像可視表示に関連する産業において周
知であり、画素即ちビクセルはダイナミックランダムア
クセスメモリDRAMに記1意される。
既知のグラフィック装置はインテル社による1986年
1月17日出願の米国特許出願第819゜727号に対
応するフランス特許出願第2,593、304号に記載
されており、その具体例はインテル社のパンフレットA
P270の特に第19頁に記載されたインテルグラフィ
ックコントローラNo、 82786に見出される。か
かる装置では各メモリリフレッシュサイクルはクロック
パルスカウンタにより一定瞬時に発生し、各リフレッシ
ュ要求は他のすべての要求に対し優先権を有するという
事実のため、この動作モードは欠点を呈し、その理由は
リフレッシュ要求が表示プロセスの著しいスローダウン
の原因となるからである。
本発明の目的はかかる欠点を除去したグラフィック装置
を提供するにある。
この目的を達成するため本発明のグラフィック装置は、
走査段階に際し可変瞬時において前記リフレッシュを発
生するリフレッシュ発生手段を具えたことを特徴とする
。。
表示プロセスのアクセス要求は元来、非同期であるので
、リフレッシュ要求によって表示プロセスのアクセスが
擾乱されないようリフレッシュ要求を可変瞬時において
発生できる。
本発明の好適例においてはリフレッシュ要求は表示要求
と共存することなく瞬時に発生するようにする。表示要
求の共存の検出又は不検出は基本事項である。かかる検
出器の出力信号に対しては、単一ピクセルに基づいて又
は順次の複数のビクセルに基づいてリフレッシュ指令の
トリガを行わせることができる。とくに、ダイナミック
ランダムアクセスメモリはピクセル(ビットマツプ)に
基づいて又はコードに基づいて情報アイテムを記憶でき
る。
グラフィック装置がダイナミックランダムアクセスメモ
リにおいて、スクリーンの各ライン上に表示すべきピク
セルを読み取る手段を具える場合、前記各走査段階は一
定瞬時において、ラインリターン期間に後続する表示期
間を含む。
本発明の好適例では、各ラインの最終ピクセルの読み取
りの終わりを検出し、その場合リフレッシュ要求を発生
する検出及び発生手段を具え、リフレッシュ要求が表示
期間の一定時間進んだ位置の可変瞬時において起るよう
構成する。
従って、表示期間の終わりの一定瞬時より進んだ位置に
おける平均瞬時の周りで若干浮動変動する瞬時において
規則的にリフレッシュが行われ、更に、ピクセルへのア
クセスがリフレッシュサイクルによっては決して擾乱さ
れず、その理由はリフレッシュサイクルが、最早や読み
取るべきピクセルが存在しない瞬時に常に行われるから
である。
例えば、表示期間の終わりの如き、擾乱されない一定瞬
時にリフレッシュ要求を発生させることができるが、こ
の場合には、ピクセルの読み取りの林わり及び一定瞬時
の間に使用されない不使用時間が存在するか、又は有効
に使用されなくなる。
グラフィック装置は、連続的に読み取るべきピクセルの
数を計数する第1カウンタと、読み取られるピクセルの
アドレスを順次インクリメントする第1アドレスインク
リメント装置と、各リフレッシュの発生時に連続的にリ
フレッシュすべきページの数を計数する第2カウンタと
、リフレッシュすべきページのアドレスを順次インクリ
メントする第2アドレスインクリメント装置とを具える
ことができる。
本発明の好適例では、第1及び第2カウンタを同一カウ
ンタとし、かつ第1及び第2インクリメント装置を同一
インクリメント装置とする。
このような、使用される手段の節減は、本発明において
は、リフレッシュ要求と、複数の連続ピクセルの読み取
りとの間に何等の衝突又は同時生起は起こらない。
本発明のグラフィック装置によればフレームリターン段
階中にリフレッシュ要求の管理を一定瞬時において有利
に維持でき、実際上かかる段階に当り表示は行われず、
上述した擾乱の問題は生じない。
以下図面につき本発明の詳細な説明する。
第1図はグラフィック装置のいくつかの既知の要素、即
ちダイナミックランダムアクセスメモリコントローラ(
CTRL、DRAM)、表示プロセッサ(DCLP)及
びリフレッシュカウンタ(CPT、REF)を示す。実
際上、完全なグラフインク装置は、例えば、前記フラン
ス特許出願第2.593.304に記載され、ここでも
参照した他の要素を具える。
上記要素は既知の態様において互いに交信し、特に (A)表示プロセッサDCLPはピクセルを読み取るた
め要求をリンク(FIX、REQ)を介してコントロー
ラ(CTRL、DRAM)へ送出し、後者はリンク(A
CK、PIX)を介して確認信号を送信する。
(B)  リフレッシュカウンタ(CPT、REF)は
クロック信号(CLK)を受信し、一定時間でリフレッ
シュ信号(REF、F)を送出する。
本発明では表示プロセッサDCLPはスクリーンライン
の最終ピクセルの読み取りの終わりに対応する信号AC
K、PIXを検出しかつこの場合リフレッシュ信号(R
EF、M)を発生する手段を具える。
2つの信号REF、F及びREF、Mが論理ゲート装置
SLにより処理され、該装置がフレームリターン期間(
RTRAM)にあるか又はないかに応じて出力端子RE
F、REQに通過できるようにし、従ってダイナミック
ランダムアクセスメモリコントローラ(CTRL、DR
AM)は一定時間(REF、F)又は可変時間(REF
、M)においてリフレッシュ要求を受信する。
本発明の実施に必要な種々の手段は当業者には周知の簡
単な論理ゲートである。
ピクセルを読み取るための要求(PIX、REQ)は読
み取り開始のためのアドレス、及び順次読み取るべきピ
クセルもしくはワードの数を含み、グラフィック装置は
読み取り確認毎にインクリメントされるアドレスコント
ローラ (CTRL、ADD)を具え、同様に、適正な
数のピクセルが読み取られるまでワードのカウンタがデ
クリメントされ、同様の装置がリフレッシュ要求の実行
を制御するために使用され、本発明では2つの用途に対
し同じ装置を使用することができ、その理由はこれら2
つの用途は同時に生起することはできないからであり、
−層精密には次の如く述べる必要があり、その絶対優先
度にも拘わらずリフレッシュ要求によりピクセルを読み
取るための要求を最早中断てきなくなる。
読み取るべき/リフレッシュすべきワードのカウンタが
表示プロセッサDCLPに配置されている場合(義務を
伴うことなくしばしばかかる場合となる)、表示プロセ
ッサDCLPは、ゲート装置(S L)によって選択さ
れた要求REF、REQにつきREF、M又はREF、
Fが発生起源であるかとは無関係にリフレッシュを終了
させる信号(ST、REF)を送出し、信号ST、RE
Fは、例えば、前記装置SLにより処理してリフレッシ
ュの実行を停止させることができる。
第2図は時間に対する信号の変化を示す。
フレームリターン信号(RTRAM)はフレームリター
ン期間において1″となり、かつ走査期間において“O
′′となり、走査期間においてはラインリターン信号(
RLIG)はラインリターンにおいて1″′となり、表
示段階においてパ0”となる。
ラインリターン信号はフレームリターン中も存在し、便
宜上この信号は上記−ボレー) (REF。
F)におけるリフレッシュ要求を示す信号と同じにされ
、これは義務でも制限でもない。
フレームリターン中、リフレッシュ要求は上述の如く一
定時間tI+ t2+ t3等において生ずる。
走査中を図面には拡大して示してあり、信号(RLIG
+)により単一ライン中の細部が詳細に示される。
表示(RLIG+=0)の間にピクセルの読み取りの要
求(PIX、REQ)が生じ、これらは確認信号(AC
K、PIX)が立ち上がったときに完了し、ラインの最
終ピクセルの読み取りの終わり(第2図の矢印DPで示
した箇所を参照)が検出された場合リフレッシュ要求(
REF、M)が時間t。においで発生し、この時間1.
はRTRAM又はRLIGの如き一定時間に発生する信
号に対し明らかに移動可能であり、最終ピクセルは必ず
、表示以前、従ってラインリターンの開始以前、従って
ラインリターンの開始の時間t、以前に読み取る必要が
あるので、事象DPは常に瞬時し、に対し′Δt′だけ
進んで起こり、この進みはあるラインから他のラインへ
変化させることができ、これはフレームリターン中の如
き一定瞬時においてリフレッシュを指令し続ける装置に
関し本発明によって得られる時間を示す。
本発明を構成する要素はグラフィックコントローラの名
称で普通別個に販売されているサブアセンブリーにしば
しば合体される。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は第1図
の作動説明図である。 CTRL、DRAM・・・ダイナミックランダムアクセ
スメモリコントローラ CTRL、ADD・・・アドレスコントローラDCLP
・・・表示プロセッサ CPT、REF・・・リフレッシュカウンタSL・・・
論理ゲート装置 特許出願人  エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン

Claims (1)

  1. 【特許請求の範囲】 1、サイクリックリフレッシュをリフレッシュ要求によ
    って行うダイナミックランダムアクセスメモリと、ダイ
    ナミックランダムアクセスメモリのデータ出力ゲートに
    よって供給される可視表示スクリーンとを具え、可視表
    示スクリーンの動作が、一定時間においてフレームリタ
    ーン段階及びライン走査段階を含むグラフィック装置に
    おいて、走査段階に際し可変順次において前記リフレッ
    シュを発生するリフレッシュ発生手段を具えたことを特
    徴とするグラフィック装置。 2、ダイナミックランダムアクセスメモリに対する表示
    要求が共存しない瞬時にリフレッシュ要求を発生するよ
    う構成したことを特徴とする請求項1に記載のグラフィ
    ック装置。 3、スクリーンの各ライン上に表示すべきピクセルをダ
    イナミックランダムアクセスメモリにおいて読み取る読
    み取り手段を具え、前記各走査段階が、ラインリターン
    期間が後続する表示期間を含む請求項2に記載のグラフ
    ィック装置において、各ラインの最終ピクセルの読み取
    りの終わりを検出し、その場合リフレッシュ要求を発生
    する検出及び発生手段を具え、リフレッシュ要求が表示
    期間の一定時間進んだ位置の可変瞬時において起るよう
    構成したことを特徴とするグラフィック装置。 4、連続的に読み取るべきピクセルの数を計数する第1
    カウンタと、読み取られるピクセルのアドレスを順次イ
    ンクリメントする第1アドレスインクリメント装置と、
    各リフレッシュの発生時に連続的にリフレッシュすべき
    ページの数を計数する第2カウンタと、リフレッシュす
    べきページのアドレスを順次インクリメントする第2ア
    ドレスインクリメント装置とを具える請求項3に記載の
    グラフィック装置において、第1及び第2カウンタを同
    一カウンタとし、かつ第1及び第2インクリメント装置
    を同一インクリメント装置としたことを特徴とするグラ
    フィック装置。 5、フレームリターン段階中の一定瞬時にリフレッシュ
    要求を発生する手段を具えたことを特徴とする請求項1
    、2、3又は4に記載のグラフィック装置。 6、サイクリックリフレッシュをリフレッシュ要求によ
    って行うダイナミックランダムアクセスメモリと、ダイ
    ナミックランダムアクセスメモリのデータ出力ゲートに
    よって供給される可視表示スクリーンとを具え、可視表
    示スクリーンの動作が、一定時間においてフレームリタ
    ーン段階及びライン走査段階を含むグラフィック装置に
    おいて、走査段階に際し可変順次において前記リフレッ
    シュを発生するリフレッシュ発生手段を具えたグラフィ
    ック装置用のグラフイックコントローラ。
JP63313973A 1987-12-23 1988-12-14 グラフィック装置 Pending JPH021899A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8718042 1987-12-23
FR8718042A FR2625363B1 (fr) 1987-12-23 1987-12-23 Systeme graphique avec des moyens de controle de rafraichissement de la dram

Publications (1)

Publication Number Publication Date
JPH021899A true JPH021899A (ja) 1990-01-08

Family

ID=9358233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63313973A Pending JPH021899A (ja) 1987-12-23 1988-12-14 グラフィック装置

Country Status (5)

Country Link
EP (1) EP0322067A1 (ja)
JP (1) JPH021899A (ja)
KR (1) KR960016740B1 (ja)
FI (1) FI885762A (ja)
FR (1) FR2625363B1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482979A (en) * 1982-02-04 1984-11-13 May George A Video computing system with automatically refreshed memory

Also Published As

Publication number Publication date
KR960016740B1 (ko) 1996-12-20
FI885762A (fi) 1989-06-24
KR890010725A (ko) 1989-08-10
FR2625363A1 (fr) 1989-06-30
FI885762A0 (fi) 1988-12-13
EP0322067A1 (fr) 1989-06-28
FR2625363B1 (fr) 1990-05-04

Similar Documents

Publication Publication Date Title
JPH06167966A (ja) 表示回路
JPH021899A (ja) グラフィック装置
JP2520872B2 (ja) 画像表示装置
JPS599059B2 (ja) 表示装置の文字コ−ド拡張方法及び装置
JP2000187983A (ja) メモリ装置
JPS62145442A (ja) メモリのアクセス制御装置
JP2757790B2 (ja) メモリ制御装置
JP2785092B2 (ja) 平板型表示装置
JPS5845715B2 (ja) グラフイツクヒヨウジソウチ
JPH0635630A (ja) イメージ処理装置
JPS5997184A (ja) 画像処理装置
SU1667097A1 (ru) Устройство дл реализации подстановок с двухкомпонентными вхождени ми
RU1772806C (ru) Устройство дл обработки изображений
SU1196879A1 (ru) Устройство дл вывода информации
JPS63285592A (ja) デ−タ処理装置
KR0165394B1 (ko) 화상처리장치의 메모리 리프레쉬 방법 및 장치
KR900004014Y1 (ko) 디램 리프레쉬 회로
JP2868361B2 (ja) メモリリフレッシュ方式
JPS62191971A (ja) 画像メモリ装置
JPH02310886A (ja) メモリリフレッシュ制御方式
JPS60201432A (ja) カ−ソル表示アドレス検出方式
JPH02306297A (ja) 表示装置
JPH03102576A (ja) 書込制御回路
JPH0766319B2 (ja) ビデオ・データ制御装置
JPH07210664A (ja) 画像記録装置