KR100440408B1 - 비디오 데이터의 변환방법 및 변환회로 - Google Patents

Abstract

개시된 변환방법 및 변환회로는 DRAM 및 1라인 크기의 SRAM을 내장하고 있는 비디오 램을 이용하여 비디오 데이터의 수직 동기신호의 주파수를 변환하는 것이다.

본 발명은 입력되는 비디오 데이터의 제1수직 동기신호, 제1수평 동기신호 및 제1액티브 신호에 따라 비디오 데이터를 비디오 램의 DRAM에 저장하고, DRAM에 저장한 비디오 데이터를 포맷을 변환할 제2수직 동기신호, 제2수평 동기신호 및 제2액티브 신호에 따라 비디오 램의 SRAM에 1라인씩 전송하여 저장하고 출력하며, 이 때, DRAM에 저장한 비디오 데이터를 출력하였는 지를 판단하여 출력하지 않았을 경우에 출력하도록 하는 것으로서 비교적 저렴한 비디오 램을 사용하여 제품의 생산 원가를 절감할 수 있다.

Description

비디오 데이터의 변환방법 및 변환회로

본 발명은 비디오 데이터의 수직 동기신호의 주파수를 변환하여 출력하는 비디오 데이터의 변환방법 및 변환회로에 관한 것이다.

멀티미디어화를 위하여 서로 상이한 이종 시스템 간에는 비디오 데이터의 포맷을 변환해야 된다.

비디오 데이터의 포맷 변환은 이미지의 크기와 같은 공간적인 요소와, 수직 동기신호의 주파수, 수평 동기신호의 주파수 및 픽셀 주파수 등과 같은 시간적 요소의 변환 과정을 포함하고 있다.

여기서, 수직 동기신호의 주파수를 변환하기 위해서는 통상적으로 프레임 메모리를 사용하고 있다.

상기 프레임 메모리를 사용하여 수직 동기신호의 주파수를 변경하기 위해서는 비디오 데이터의 저장 및 출력을 비동기로 제어해야 된다.

즉, 비디오 데이터를 원래의 수직 동기신호의 주파수에 따라 프레임 메모리에 저장하고, 프레임 메모리에 저장한 비디오 데이터는 변환한 수직 동기신호의 주파수에 따라 출력해야 된다.

이와 같이 프레임 메모리에 저장 및 출력되는 비디오 데이터를 비동기로 제어함에 따라 프레임 메모리로 고가의 FIFO(First In First Out)용 버퍼를 사용해야 된다.

특히 프레임의 크기가 클 경우에는 용량이 큰 FIFO용 버퍼를 필요로 하므로 전체 하드웨어의 가격에 차지하는 비중이 상당히 높게 되어 제품의 생산 원가가 상승하는 문제점이 있었다.

따라서 본 발명의 목적은 비교적 저렴한 비디오 램을 사용하여 비디오 데이터의 수직 동기신호의 주파수를 변환하는 비디오 데이터의 변환방법 및 변환회로를 제공하는 데 있다.

이러한 목적을 달성하기 위한 본 발명의 비디오 데이터의 변환방법 및 변환 회로에 따르면, DRAM(Dynamic Read Only Memory) 및 1라인 크기의 SRAM(Static Read Only Memory)를 내장하고 있는 비디오 램을 이용하는 것으로서 입력되는 비디오 데티어의 제1수직 동기신호, 제1수평 동기신호 및 제1액티브 신호에 따라 비디오 데이터를 비디오 램의 DRAM에 저장한다.

그리고 상기 DRAM에 저장된 비디오 데이터를 포맷을 변환할 제2수직 동기신호, 제2수평 동기신호 및 제2액티브 신호에 따라 비디오 램의 SRAM에 1라인씩 저장하고, 출력한다.

이 때, DRAM에 저장된 비디오 데이터를 1번씩만 출력해야 된다.

그러므로 본 발명에서는 DRAM에 저장된 비디오 데이터의 출력 여부를 판단하고, 출력되지 않았을 경우에만 포맷을 변환할 제2수직 동기신호, 제2수평 동기신호 및 제2액티브 신호에 따라 SRAM에 1라인씩 저장하고, 출력한다.

이하, 첨부된 도면을 참조하여 본 발명의 비디오 데이터의 변환방법 및 변환회로를 상세히 설명한다.

도 1은 본 발명의 변환회로의 구성을 보인 회로도이다.

여기서, 부호 10은 입력되는 비디오 데이터를 일시 저장하고, 출력하는 입력버퍼이다.

부호 20은 DRAM(21) 및 1라인 크기의 SRAM(23)을 내장하고 상기 입력 버퍼(10)가 출력하는 비디오 데이터를 입력되는 제어신호에 따라 DRAM(21)에 저장하며, 1라인씩 SRAM(23)으로 전달(transfer)하여 출력하는 비디오 램이다.

부호 30 및 40은 상기 비디오 램(20)이 출력하는 비디오 데이터를 제어신호에 따라 상호 교대로 저장 및 출력하는 제1출력 버퍼 및 제2출력 버퍼이다.

부호 50은 제어신호에 따라 상기 제1 및 제2출력 버퍼(30)(40)가 교대로 출력하는 비디오 데이터를 제어신호에 따라 선택하여 출력하는 멀티플렉서이다.

부호 60은 상기 입력되는 비디오 데이터의 제1수평동기신호(HS1), 제1수직 동기신호(VS1) 및 제1액티브 신호(ACT1)와 비디오 데이터의 포맷을 변환할 제2수평 동기신호(HS2), 제2수직 동기신호(VS2) 및 제2액팁 신호(ATC2)에 따라 상기 비디오 램(20)의 기록 동작 및 독출을 제어하는 비디오 램 제어부이다.

부호 70은 상기 비디오 램 제어부(60)의 제어에 따라 상기 출력 버퍼(30)(40) 및 멀티플렉서(50)를 제어하여 상기 비디오 램(20)이 출력하는 비디오 데이터의 출력을 제어하는 출력 제어부이다.

이와 같이 구성된 본 발명의 변환장치는 입력되는 비디오 데이터가 입력 버퍼(10)에 저장 및 출력되어 비디오 램(20)에 인가된다.

그리고 비디오 램 제어부(60)는 도 2에 도시된 바와 같이 단계(S1)에서 비디오 데이터의 출력을 판단하는 플래그(FLAG)를 '0'으로 클리어시키고, 단계(S2)에서 제1액티브 신호(ATC1)가 고전위인지를 판단한다.

즉, 입력되는 비디오 데이터에 따른 제1수평 동기신호(HS1), 제1수직 동기신호(VS1) 및 제1액티브 신호(ATC1)가 도 3a 내지 도 3c에 도시된 바와 같이 비디오 램 제어부(60)로 입력되는 것으로 비디오 램 제이부(60)는 제1액티브신호(ACT1)가 고전위인지를 판단한다.

여기서, 제1액티브 신호(ATC1)의 고전위는 비디오 데이터가 액티브 상태임을 나타낸다.

상기 제1액티브 신호(ACT1)가 고전위일 경우에 비디오 램 제어부(60)는 단계(S2)에서 기록 동작을 수행하여 입력되는 비디오 데이터를 비디오 램(20)의 DRAM(21)에 기록한다.

즉, 비디오 램 제어부(60)는 제1수평 동기신호(HS1), 제1수직 동기신호(VS1)에 따라 도 5a에 도시된 바와 같이 클럭신호(CLK)를 발생하고, 도 5b 및 도 5c에 도시된 바와 같이 제어신호(/RAS)(/CAS)를 발생하면서 도 5d에 도시된 바와 같이 로우 어드레스(ADDR) 및 칼럼 어드레스(ADDR)를 발생한다.

그리고 도 5e에 도시된 바와 같이 출력 인에이블 신호(/OE)는 계속 고전위로 발생하고, 도 5f에 도시된 바와 같이 기록 인에이블 신호(/WE)를 저전위로 함에 따라 비디오램(20)은 입력 버퍼(10)에서 출력되는 비디오 데이터를 도 5g에 도시된 바와 같이 DRAM에 저장한다.

다음 단계(S4)에서는 제2액티브 신호(ACT2)가 고전위로 입력되는 지를 판단한다.

즉, 상기한 바와 같이 비디오 램(60)에 저장된 비디오 데이터의 포맷을 변환할 제2수평 동기신호(HS2), 제2수직 동기신호(VS2) 및 제2액티브 신호(ACT2)가 도 4a 내지 도 4c에 도시된 바와 같이 비디오 램 제어부(50)로 입력되는 것으로 비디오 램 제어부(50)는 제2액티브 신호(ACT2)가 고전위인지를 판단한다.

여기서, 제2액티브 신호(ACT2)의 고전위는 비디오 데이터가 액티브 상태임을 나타내는 것으로서 제2액티브 신호(ACT2)가 고전위로 될 때부터 비디오 램(20)에 저장되어 있는 비디오 데이터를 출력하면 된다.

상기 단계(S4)에서 제2액티브 신호(ACT2)가 고전위일 경우에 비디오 램 제어부(60)는 단계(S5)에서 플래그(FALG)가 '0'으로 상기 비디오 램(20)의 DRAM(21)에 저장되어 있는 비디오 데이터가 출력되지 않았는 지를 판단한다.

상기 단계(S5)에서 플래그(FALG)가 '0'으로 비디오 램(20)의 DRAM(21)에 저장되어 있는 비디오 데이터가 출력되지 않았을 경우에 비디오 램 제어부(60)는 단계(S6)에서 출력 동작을 수행하여 비디오 램(20)의 DRAM(21)에 저장되어 있는 비디오 데이터를 출력한다.

즉, 비디오 램 제어부(60)는, 제2수평 동기신호(HS2), 제2수직 동기신호(VS2)에 따라 도 6a에 도시된 바와 같이 클럭신호(CLK)를 발생하고, 도 6b 및 도 6c에 도시된 바와 같이 제어신호(/RAS)(/CAS)를 발생하면서 도 6d에 도시된 바와 같이 비디오 데이터를 출력할 로우 어드레스(ADDR) 및 시작 어드레스(ADDR)를 발생한다.

그리고 도 6e에 도시된 바와 같이 기록 인에이블 신호(/WE)는 계속 고전위로 발생하고, 도 6f에 도시된 바와 같이 출력 인에이블 신호(/OE)를 고전위로 함에 따라 비디오 램(20)의 DRAM(21)에 저장된 비디오 데이터가 출력되어 SRAM(23)에 저장된다.

이와 같이 SRAM(23)에 저장된 비디오 데이터는 도 6g에 도시된 바와 같은 SRAM 클럭신호(CLK)에 따라 도 6h에 도시된 바와 같이 출력되어 제1출력 버퍼(30) 및 제2출력 버퍼(40)에 인가된다.

이와 같이 하여 비디오 데이터가 출력되면, 비디오 램 제어부(60)는 단계(S7)에서 플래그(FALG)를 '1'로 세트시켜 비디오 데이터의 출력을 표시한다.

다음 단계(S8)에서는 제2수평 동기신호(HS2)의 입력 여부를 판단하고, 제2수평 동기신호(HS2)가 입력될 경우에 단계(S9)에서 플래그(FALG)를 다시 '0'으로 클리어시킨 후 단계(S2)로 복귀하여 비디오 데이터의 저장 및 출력 동작을 반복 수행한다.

즉, 도 3a 내지 도 3c에서 입력되는 비디오 데이터를 비디오 램(20)의 DRAM(21)에 저장하는 위치는 제1액티브 신호(ACT1)가 고전위인 ③, ④, ⑤ 및 ⑥번 위치이고, 저장된 비디오 데이터의 출력 요청을 확인하는 위치는 ①, ②, ③, ④, ⑤, ⑥, ⑦, ⑧ 및 ⑨번 위치이고, 실제로 비디오 데이터를 출력하는 위치는, ③, ④, ⑤, ⑥, ⑦ 및 ⑧번 위치이다.

그러므로 상기한 단계(S2)에서 제1액티브 신호(ACT1)가 고전위인 ③, ④, ⑤ 및 ⑥번 위치를 확인하여 단계(S3)에서 입력되는 비디오 데이터를 DRAM(21)에 저장한다.

그리고 상기 단계(S4)에서 액티브 신호(ACT2)가 고전위인 ③, ④, ⑤, ⑥, ⑦및 ⑧번 위치를 확인하여 DRAM(21)에 저장된 비디오 데이터를 SRAM(23)에 전송하여 제1 및 제2출력 버퍼(30)(40)로 출력한다.

여기서, 실제로 비디오 데이터를 출력하는 ③, ④, ⑤, ⑥, ⑦ 및 ⑧번 위치 중에서 ④ 및 ⑧번 위치는 ③ 및 ⑦번 위치에서 이미 비디오 데이터를 출력한 위치이다.

그러므로 본 발명에서는 단계(S8)에서 제2수평 동기신호(HS2)의 입력 유무를 판단하여 플래그(FALG)를 제어하고, 플래그(FALG)의 값을 단계(S5)에서 확인하여 ④ 및 ⑧번 위치에서 비디오 데이터가 출력되지 않도록 한다.

그리고 제2수평 동기신호(HS2)의 1주기 동안 최소한 1회 이상 DRAM(21)에 저장된 비디오 데이터의 출력 요구가 있는 지를 확인하는 것이 필요하다.

예를 들면, 제1수평 동기신호(HS1)의 주기가 제2수평 동기신호(HS2)의 주기보다 길 경우에 DRAM(21)에 저장된 비디오 데이터를 정확하게 출력하지 못하는 경우가 있다.

그러므로 본 발명에서는 제1수평 동기신호(HS1)의 주기가 제2수평 동기신호(HS2)의 주기보다 길 경우에는 DRAM(21)에 비디오 데이터를 저장하는 주기를 2개의 동일한 주기를 가지는 제1 및 제2사이클로 구분한다.

그리고 상기 제1사이클의 기간 동안 DRAM(21)에 비디오 데이터의 1/2을 저장한 후비디오 데이터의 출력 요구가 있는 지를 확인하여 출력 요구가 있을 경우에 비디오 데이터의 출력 동작을 수행한다.

다음의 제2사이클의 기간 동안에는 DRAM(21)에 나머지 1/2의 비디오 데이터를 저장하고, 다시 비디오 데이터의 출력 요구가 있는 지를 확인하여 출력 요구가 있을 경우에 비디오 데이터의 출력 동작을 수행하도록 한다.

이와 같이 하여 비디오 램(20)에서 출력되는 비디오 데이터는 비디오 램 제어부(60)의 출력 신호에 따른 출력 제어부(70)의 제어로 제1출력 버퍼(30) 및 제2출력 버퍼(40)에 선택적으로 저장되고, 멀티플렉서(50)를 통해 출력된다.

즉, 비디오 램(20)에서 출력되는 비디오 데이터를 제1출력 버퍼(30)에 저장할 경우에 제2출력 버퍼(40)에 미리 저장되어 있는 비디오 데이터를 멀티플렉서(50)가 선택하여 출력하고, 비디오 램(20)에서 출력되는 비디오 데이터를 제2출력 버퍼(40)에 저장할 경우에 제1출력 버퍼(30)에 미리 저장되어 있는 비디오 데이터를 멀티플렉서(50)가 선택하여 출력한다.

이 때, 제1출력 버퍼(30) 및 제2출력 버퍼(40)에 저장된 비디오 데이터를 멀티플렉서(50)가 선택하여 출력할 경우에 제2수평 동기신호(HS2)의 타이밍에 따라 출력함으로써 입력되는 비디오 데이터의 포맷을 변환할 수 있다.

이상에서와 같이 본 발명은 비교적 저렴한 비디오 램을 이용하여 비디오 데이터의 포맷을 변환하는 것으로서 제품의 생산 원가가 절감되는 효과가 있다.

도 1은 본 발명의 변환회로의 구성을 보인 회로도,

도 2는 본 발명의 변환방법을 보인 신호 흐름도,

도 3a 내지 도 3c는 본 발명의 변환회로에서 비디오 램에 저장할 비디오 데이터의 수직 동기신호, 수평 동기신호 미 액티브 신호를 보인 파형도,

도 4a 내지 도 4c는 본 발명의 변환회로에서 비디오 램에 저장된 비디오 데이터를 출력할 수직 동기신호, 수평 동기신호 및 액티브 신호를 보인 파형도,

도 5a 내지 도 5g는 비디오 램에 소정의 비디오 데이터를 저장할 기록 사이클을 보인 파형도,

도 6a 내지 도 6h는 비디오 램에 저장된 소정의 비디오 데이터를 출력하기 위한 독출 사이클을 보인 파형도이다.

*도면의 주요 부분에 대한 부호의 설명*

10:입력 버퍼20:비디오 램

30,40:출력 버퍼50:멀티플렉서

60:비디오 램 제어부70:출력 제어부

Claims (5)

1. 입력되는 비디오 데이터에 따른 제1액티브 신호로 상기 입력 비디오 데이터의 액티브 상태인지를 판단하는 제1과정;

   상기 제1과정에서 입력 비디오 데이터가 액티브 상태일 경우에 이를 비디오 램에 저장하는 제2과정;

   상기 비디오램에 저장된 비디오 데이터의 포맷을 변환할 제2액티브 신호로 출력 비디오 데이터의 액티브 상태인지를 판단하는 제3과정; 및

   상기 제3과정에서 출력 비디오 데이터의 액티브 상태일 경우에 상기 비디오 램에 저장된 비디오 데이터를 출력하는 제4과정으로 제어됨을 특징으로 하는 비디오 데이터의 변환방법.
2. 제1항에 있어서,

   입력되는 비디오 데이터의 제1수평 동기신호의 주기가 비디오 데이터의 포맷을변환하여 출력할 제2수평 동기신호의 주기보다 길 경우에

   제1수평 동기신호의 1/2주기 동안 입력되는 비디오 데이터의 1/2을 저장하고 비디오 데이터의 출력 요구가 있는 지를 확인하여 출력 요구가 있을 경우에 비디오 데이터의 출력 동작을 수행하며, 나머지 제1수평 동기신호의 1/2주기 동안 입력되는 비디오 데이터의 나머지 1/2을 저장하고 비디오 데이터의 출력 요구가 있는 지를 확인하여 출력 요구가 있을 경우에 비디오 데이터의 출력 동작을 수행하는 것을 특징으로 하는 비디오 데이터의 변환방법.
3. 제1항에 있어서, 상기 제4과정은;

   비디오 램에 저장된 비디오 데이터가 출력한 비디오 데이터인지를 판단하고 출력한 비디오 데이터가 아닐 경우에 이를 출력하는 것을 특징으로 하는 비디오 데이터의변환방법.
4. 제3항에 있어서, 비디오램에 저장된 비디오 데이터의 출력 여부 판단은;

   상기 비디오 램에 저장된 비디오 데이터의 포맷을 변환할 제2수평 동기신호의 입력 여부로 판단하는 것을 특징으로 하는 비디오데이터의 변환방법.
5. 입력되는 비디오 데이터를 일시 저장하고 출력하는 입력 버퍼;

   상기 입력 버퍼가 출력하는 비디오 데이터를 입력되는 제어신호에 따라 저장하고 1라인씩 출력하는 비디오 램;

   제어신호에 따라 상호교대로 기록 및 독출 동작을 수행하면서 상기 비디오램이 출력하는 비디오데이터를 저장하고 출력하는 제1 및 제2출력 버퍼;

   제어신호에 따라 상기 제1 및 제2출력 버퍼가 교대로 출력하는 비디오 데이터를 선택하여 출력하는 멀티플렉서;

   상기 입력되는 비디오 데이터의 제1수평 동기신호, 제1수직 동기신호 및 제1액티브 신호와 비디오 데이터의 포맷을 변환할 제2수평 동기신호, 제2수직 동기신호 및 제2액티브 신호에 따라 상기 비디오램의 기록 동작 및 독출을 제어하는 비디오 램 제어부; 및

   상기 비디오 램 제어부의 제어에 따라상기 제1 및 제2출력 버퍼와 멀티플렉서를 제어하여 상기 비디오 램이 출력하는 비디오 데이터의 출력을 제어하는 출력 제어부로 구성됨을 특징으로 하는 비디오 데이터의 변환방법.

Images