JPH02188018A - パルス状信号の遅延のための集積可能な回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、パルス状信号を遅延させるための集積可能
な回路装置に関するものである。

〔従来の技術〕

パルス技術では、信号を与えられた時間スパンだけ遅延
させることがしばしば必要である。特により大きい高速
のディジタル回路中のクロック信号の分配は種々の長さ
の信号経路上の信号伝播時間の等化を必要とする。たと
えばエムモ、エイ′ンイダーヴイーン（Ｅ＋ｕ＋ｏ＾、
Ｚｕｉｄｅｒｖｅｅｎ）　、’ディジタル回路ハンドブ
ック（Ｈａｎｄｂｕｃｈ　ｄｅｒ　ｄｉｇｉｔａｌｅｎ
Ｓｃｈａｌｔｕｎｇｅｎ）　Ｊ　、第２版、１９８５年
、第２００頁から知られているように、伝播時間等化は
通常、受動的構成要素による、または複数のゲートの直
列接続により導線シミエレーシジンにより行われる。し
かし、公知の回路装置の導線等化は困難を伴う。なぜな
らば、受動的構成要素のデイメンジョニングが非常に限
られた範囲内でのみ可能であり、またはゲートの使用の
際にはゲートの遅延時間の整数倍のみが発生され得るか
らである。

〔発明が解決しようとする課題〕

本発明の課題は、パルス状信号を与えられた遅延時間だ
け遅延させることである。

〔課題を解決するための手段〕

この課題を解決するため、本発明においては、結合され
たエミッタで第１の定ｍ流源を介して零電位に接続され
ている第１および第２のトランジスタのコレクタがコン
デンサにより互いに接続されており、第１のトランジス
タのコレクタが一方では第２の定電流源を介して零電位
に、また他方では、コレクタ側で第１の抵抗を介して第
１の供給電位と接続されている第３のトランジスタのエ
ミッタに接続されており、第２のトランジスタのコレク
タが一方では第３の定電流源を介して零電位に、また他
方では、コレクタ側で第２の抵抗を介して第１の供給電
位と接続されている第４のトランジスタのエミッタに接
続されており、第３のトランジスタのベースが第１の非
反転入力端として、第４のトランジスタのベースが第１
の反転入力端として、第２のトランジスタのベースが第
２の非反転入力端として、また第１のトランジスタのベ
ースが第２の反転入力端として用いられており、非反転
出力端として第４のトランジスタのコレクタが、また反
転出力端として第３のトランジスタのコレクタが用いら
れており、両反転入力端の間および両非反転入力端の間
の電位差が、第１および第２のトランジスタの飽和が回
避されるように選定されるものである。

本発明の構成は請求項２以下にあげられている。

〔発明の効果〕

本発明の利点は、遅延時間が広い範囲にわたり簡単な仕
方で設定可能であることである。さらに、出力端に等し
いスイッチングエツジが、設定された遅延時間に無関係
に生ずることは有利である。

さらに、本発明による回路装置は、最小伝播時間を別と
して、出力信号の切換わりと入力信号の切換わりとの間
の追加的な回復時間を必要としない。

〔実施例〕

以下、図面に示されている実施例により本発明を一層詳
細に説明する。

第１図に示されている実施例は、第１のトランジスタ１
および第２のトランジスタ２から成り差増幅器回路内で
作動するトランジスタ対を含んでいる。これらのトラン
ジスタの結合されたエミッタは第１の定電流源３を介し
て零電位０に接続されており、またそれらのコレクタが
コンデンサ４を介して互いに接続されている。さらに第
１のトランジスタ１のコレクタは一方では第２の定電流
源５を介して零電位Ｏに、また他方では、コレクタ側で
第１の抵抗６を介して第１の供給電位１０と接続されて
いる第３のトランジスタ７のエミッタに接続されている
。同様に第２のトランジスタ２のコレクタは一方では第
３の定ｔｉｆｉｌｌを介して零電位Ｏに、また他方では
、コレクタ側で第２の抵抗８を介して第１の供給電位１
０と接続されている第４のトランジスタ９のエミッタに
接続されている。第３のトランジスタ７のベースは第１
の非反転入力４１２として、また第４のトランジスタ９
のベースは第１の反転入力！１２として用いられている
。さらに、図示されている回路装置は、第１のトランジ
スタｌのベースにより形成される第２の反転入力端１３
を含んでいる。非反転入力端１４は、第３のトランジス
タ７のコレクタに、また反転出力端１４は第４のトラン
ジスタ９のコレクタに接続されている。その際に両反転
入力端１２．１３の間および両非反転出力端１２．１３
の間の電位差が、第１および第２のトランジスタ１．２
の飽和が回避されるように選定されている。

本発明の実施例では、第１および第２のトランジスタ１
２、第３および第４のトランジスタ７．９、第２および
第３の定電流ｆＡ５．１１ならびに第１および第２の抵
抗６．８はそれぞれ同一に構成されている。この対称な
構成の利点は、一方ではそれによって入力信号の正およ
び負の側縁に対して等しい伝播時間が生ずること、また
他方ではそれにより回路装置の集積の際の製造許容差の
影響が減ぜられることにある。

第２図には、第１図の実施例から出発して駆動段が拡張
されている本発明による回路装置の１つの実施例が示さ
れている。その際に、同一の要素には同一の参照符号が
付されている。第１図による装置の第１の反転入力端１
２を形成する第３のトランジスタ７のベースはそのため
に一方では第４の定を流ｓ２０．２１．４１，４２．４
３を介して零電位０に接続されており、また他方では、
コレクタ側で第１の供給電位１０に、またベース側で第
７のトランジスタ２４の第３の抵抗２３を介して第１の
供給電位１０と接続されているコレクタに接続されてい
る第５のトランジスタ２２のエミッタと接続されている
。同じく、第１図による装置の第１の非反転入力端１２
を形成する第４のトランジスタ９のベースは一方では第
５の定電流源１５．１６．４１．４２．４３を介して零
電位Ｏに接続されており、また他方では、コレクタ側で
第１の供給電位１０に、またベース側で第８のトランジ
スタ１９の第４の抵抗１８を介して第１の供給電位１０
と接続されているコレクタに接続されている第６のトラ
ンジスタ１７のエミッタと接続されている。第７および
第８のトランジスタ２４．１９の結合されたエミッタは
第６の定電流源２５を介して零電位０と接続されている
。コレクタ側で第１の供給電位１０に接続されており、
ベースを第３の非反転入力端３０として用いられている
第９のトランジスタ２６はエミッタ側で第７のトランジ
スタ２４のベースと接続されており、また導通方向の第
１の直列ダイオード対２７の第１の端子と接続されてお
り、その第２の端子は一方では第１のトランジスタｌの
ベースと接続されており、また他方では第７の定ｉｔ流
源２８．２９．４１．４２．４３を介して零電位０に接
続されている。同様に、コレクタ側で第１の供給電位Ｉ
Ｏに接続されており、ベースを第３の反転入力端３０と
して用いられている第１０のトランジスタ３１はエミッ
タ側で第８のトランジスタ１９のベースと接続されてお
り、また導通方向の第２の直列ダイオード対３２の第１
の端子と接続されており、その第２の端子は一方では第
２のトランジスタ２０ベースと接続されており、また他
方では第８の定電流′ｌｌＸ３３．３４．４１．４２．
４３を介して零電位０に接続されている。

本発明の実施例では、第５および第６のトランジスタ２
２．１７、第７および第８のトランジスタ２４．１９、
第９および第１０のトランジスタ２６．３１．第４およ
び第５の定電流源２０．２１．１５．１６．４１．４２
．４３、第７および第８の定を流源２８．２９．３３．
３４．４１４２．４３、第１および第２のダイオード対
２７．３２ならびに第３および第４の抵抗２３．１８は
それぞれ同一に構成されている。この対称構成の利点は
、一方ではそれによって入力信号の正および負の側縁に
対して等しい伝播時間が生ずること、また他方ではそれ
により回路装置の集積の際の製造許容差の影響が減ぜら
れることにある。

第１、第２、第３、第４、第５、第７および第８の定電
流源としてそれぞれ、第１１第１２、第１３、第１４、
第１５、第１６および第１７のトランジスタ３３．２８
．２０１３５．３７．３９．１５および出力段としての
第５、第６、第７、第８、第９、第１０および第１１の
抵抗３４．２９．２１，３６．３Ｂ、４０．１６ならび
に入力段としてのダイオードに接続された第１８のトラ
ンジスタ４２および第１２の抵抗４１から成る７段の電
流ミラー回路の出力段が用いられている。

入力側で電流ミラー回路は第９の定電流源４３と接続さ
れている。その利点は、電流源の構成の際の回路技術的
費用がわずかなことである。

本発明の実施例では、第６の定ｉｉ流源２５として、デ
ータ線４４を介してディジタルに駆動可能である電流出
力を有するディジタル−アナログ変換器が用いられてい
る。このことは、遅延時間の設定がディジタル計算ユニ
ットにより行われ得るという利点をもたらす。

第３図による実施例は、第１および第２のトランジスタ
ｌ、２のコレクタの間に接続されているコンデンサ４が
各３つの直列接続された極板を有する２つの部分コンデ
ンサ６日、６９に分割されているように実施された第２
図による回路装置を示す０部分コンデンサ６日、６９の
それぞれ１つの外側の極板は、いまの実施例では第１の
供給電位１０に等しい補助電位を与えられている。それ
ぞれ１つの部分コンデンサの他の外側の掻板はそれぞれ
他の部分コンデンサの中央の極板と接続されている。こ
うして十字に互いに接続された極板は第１のトランジス
タ１のコレクタまたは第２のトランジスタ２のコレクタ
に接続されている。コンデンサ４のこのような分割は特
にその集積回路技術での実現の際に、基板により形成さ
れる寄生的なキャパシタンスの影響を補償するために有
利である。すなわち第３のトランジスタ７のエミッタま
たは第４のトランジスタ９のエミッタにおける電位跳躍
の際に部分コンデンサ６８．６９の寄生成分の充放ｔｔ
流がスイッチングするトランジスタのエミッタから補助
電位にある８ｉ板を経て第３のトランジスタ７のコレク
タまたは第４のトランジスタ９のコレクタに戻される０
両部分コンデンサ６８．６９の同一の構成は、等しい電
気的特性を保証するために有利である。

さらに、第１および第２の抵抗６．８には、本発明の実
施例では、それぞれクランプダイオードが阻止方向に並
列に接続されている。このことは、第３および第４のト
ランジスタ７．９のコレクタに生じ第！の供給電位１０
を超過する電位がダイオード導通電圧の大きさに制限さ
れるという利点をもたらす、示されている実施例ではク
ランプダイオードとして、ダイオードに接続されており
逆に作動する２つのトランジスタ５８．５９が設けられ
ている。

さらに、第２図にくらべて、そこに実旅されている第３
図中の駆動段は変更されている。第３のトランジスタ７
のベースは、本発明の実施例では、第７のトランジスタ
２４のコレクタに直接に接続されている。同じく第４の
トランジスタ９のベースも第８のトランジスタ１９のコ
レクタに直接に接続されている。第７のトランジスタ２
４のコレクタは第３の抵抗２３を介して、また第８のト
ランジスタ１９のコレクタが第４の抵抗１８を介して第
２の供給電位６６に接続されている。エミッタで単にそ
れぞれ導通方向の第１または第２のダイオード５５．５
６を介して第８の定電流源３３．３４または第７の定電
流源２８．２９に導かれている第９および第１０のトラ
ンジスタ２６．３１のコレクタは第３の供給電位７０を
与えられている。第３の供給電位７０には１つの差増幅
器も接続されており、その入力端は回路装置の反転入力
端３０および非反転入力端３０として用いられており、
またその出力端は第１０のトランジスタ３１または第９
のトランジスタ２６のベースと接続されている。差増幅
器は、エミッタ側で第１０の定ｉｔｉ＊源４５．４６．
６４を介して零電位Ｏに接続されている２つのエミッタ
結合されたトランジスタ５３．５４および２つのコレク
タ抵抗５１．５２を有する。第５および第６のトランジ
スタ２２．１７の省略と、第１および第２のダイオード
５５．５６による両ダイオード対３３．２７の置換とに
より、第３の供給電位７０が１つのダイオードの導通電
圧の大きさだけ小さく定められ得るという利点が生ずる
。

その際に第３の供給電位７０は、両電位が１つの別のコ
ンデンサ７１と別のダイオードとして接続された１つの
トランジスタ５７との並列接続を介して導通方向に互い
に接続されていることにより生ずる。第１の供給電位１
０は再び１つの直列抵抗６２を介して第４の供給電位６
７に接続されている。このことは、回路装置の給電のた
めに１つのみの主供給電位、すなわち第４の供給電位６
７しか必要とされないという利点をもたらす、なぜなら
ば、他の供給電位はそれから内部で発生されるからであ
る。

本発明の実施例では、第３図による駆動回路において、
第７および第８のトランジスタ２４．１９、第９および
第１０のトランジスタ２６．３Ｉ、第１１および第１２
のトランジスタ５４．５３、第７および第８の定ｉｔ流
ｆＡ２８．２９．３３．３４、第１および第２のダイオ
ード５５．５６ならびに第３および第４の抵抗２３．１
８はそれぞれ同一に構成されている。さらに差増幅器４
５．４６．５１．５２．５３．５４は対称に構成されて
いる。

さらに、第１、第２および第３の定を流源として、第１
の参照電位６３を発生する（図面に詳細には示されてい
ない）１つの第１の参照電圧源を人力段として有する３
段の第２の電流ミラー回路の出力段３５．３６．３７．
３８．３９．４０が用いられており、また第７、第８お
よび第１０の定を流源として、第２の参照電位６４を発
生する（図面に詳細には示されていない）第２の参照電
圧源を入力段として有する３段の第３の電流ミラー回路
の出力段２８．２９．３３．３４．４５．４６が用いら
れている。最後に、第１、第２および第３の定電流源は
、第１４、第１５、第１６のトランジスタ３５．３７．
３９のなかの電流密度が等大であるように設計されてい
る。前記の対称構成と、第２の電流ミラー回路の出力段
のトランジスタのなかの等しい電流密度上の利点は、た
とえば温度に起因する動作点の変動が補償されることに
ある。

反転および非反転出力端１４．１４に与えられる信号は
、第３図による実施例では、それぞれ１つのエミッタフ
ォロワーを介して導かれている。

両エミッタフォロワーはそれぞれエミッタ側で１つの別
の定電流源と接続されている第２２および第２３のトラ
ンジスタ６０．６１によりそれぞれ形成される。別の定
電流源はそれぞれ１つのトランジスタ５８．５０および
１つのエミッタ抵抗４７．４９を有する第３の電流ミラ
ー回路の２つの別の出力枝路である。出力端１４．１４
とエミッタフォロワーとの接続は、わずかな費用で出力
端１４．１４から回路装置への反作用をなくし、また同
時に出力電流を高めるために有利である。しかし、同じ
程度に増幅器回路は出力端１４．１４のバッファのため
に適している。

第３図には、第２図中に示されている第６の定電流源２
５は詳細には示されていない、その代わりに、第７およ
び第８のトランジスタ２４．１９の結合されたエミッタ
と接続されている１つの端子６５が外部の定電流源に対
して設けられている。

実施例に示されているトランジスタはすべてｎｐｎ形式
である。しかし、相応にｐｎｐ形式の使用も同じ仕方で
可能である。さらに、本発明による回路装置を完全にま
たは部分的にＭＯＳテクノロジーで実現することも可能
である。

以上に図面に示されている回路装置の原理的構成を説明
したので、以下ではその動作を詳細に説明する。

第４図には本発明による回路装置の信号経過が、電位■
を縦軸に、時間ｔを横軸にとって示されている。第３の
トランジスタ７のベースに１つの遅延すべき信号Ｂ７が
、また第４のトランジスタ９のベースに相応の、ただし
反転された信号Ｂ９が与えられている。その際に遅延す
べき信号Ｂ７は先ず電位ｖ３を導き、その後に与えられ
た第１の時点【１でより低い電位ｖ４に跳躍し、また与
えられた第２の時点ｔ２で再び電位ｖ３に復帰跳躍する
。それと逆に第４のトランジスタ９のベースにおける電
位は電位ｖ４と電位ｖ３との間を変化する。その際に時
点Ｌビおよび時点（２′はそれぞれ信号移行の時点を特
徴付ける。信号Ｂ７およびＢ９と同様に第２のトランジ
スタ２のベースにおける信号Ｂ２および第１のトランジ
スタｌのベースにおける信号Ｂｌも振舞い、その際に電
位ｖ３に相応して電位ｖ７が、また電位ｖ４に相応して
電位■８が生ずる。しかし電位ｖ７および■８は、第３
および第４のトランジスタ７．９の飽和が避けられるか
ぎり、電位■３および■４の下に位置する。

第４のトランジスタ９のエミッタに生ずる信号Ｅ９は時
点ｔｌまで電位■６を導き、その後に電位■５に到達す
るまで上昇し、この電位に時点ｔ２′まで保たれる。第
３のトランジスタ７のエミッタに生ずる信号Ｅ７は時点
ｔｔ’まで電位■５を保ち、その後に電位ｖ５とｖ６と
の差の２倍に到達するまで上昇し、またその後に電位ｖ
６に到達するまで下降する。その際に時点ｔｌ”で第４
のトランジスタ９のしきい値に達し、このトランジスタ
が導通状態に制御される。それにより第４のトランジス
タ９のコレクタに生ずる信号Ｃ９の電位は電位■ｌから
電位ｖ２へ変化する。それと逆に、第３のトランジスタ
７のコレクタに生ずる信号Ｃ７は電位■２から電位Ｖｌ
へ変化する。なぜならば、時点Ｌ２から時点ｔ２″まで
信号Ｅ９は時点ｔｉと時点１１’との間の信号Ｅ７と同
様に挙動するからである。第３のトランジスタ７のエミ
ッタにおける電位の上昇の際に第４のトランジスタ９の
エミッタは同時に高められる。なぜならば、コンデンサ
４における電圧Ｕは最初は変化しないからである。その
際に第４のトランジスタ９のベースは第３のトランジス
タ７のベースが上げられるのと同じ大きさだけ下げられ
る。こうしてコンデンサ４を介して、２倍の充電を流■
により等化されなければならない２倍のスイッチング電
圧が生ずる０時点【１′とＬｌ’との間の時間は遅延時
間Ｄｔを生ずる０時点ｔ２で、遅延された信号Ｂ１、Ｂ
２、Ｂ７、Ｂ９は再びそれらの元の状態に復帰する。そ
れにより時点Ｌ２．１２’ｔ２″で時点ｔｌ、ｔ、’、
ｔｌ′と逆の信号経過が開始され、その際に遅延時間Ｄ
ｔは時点ｔ２’およびｔ２′の差により形成される。与
えられてイル電位に対シテ条件Ｖｌ＞Ｖ２＞Ｖ３＞Ｖ４
＞Ｖ５＞Ｖ６＞Ｖ７＞ＶＢが生ずる。

遅延時間Ｄｔとコンデンサ４のキャパシタンスＣ１過渡
状態でのコンデンサ４の両端の電圧Ｕおよびコンデンサ
４の充電ｉｉ流ｌとの関係は式Ｄｔ＝Ｃ（２Ｕ／Ｉ）に
より記述される。充１ｉ電流■の変化（たとえば第１の
定電流源３の１ｉ流の変化により行われる）により遅延
時間ＤＬは特定の範囲内で影響され得る。第２図および
第３図中に示されているように、本発明の実施例として
１つの駆動回路が回路装置に追加さ４ると、コンデンサ
４における電圧Ｕ、従ってまた遅延時間Ｄｔは第６の定
電流源２５により決定される′ｒ！１流に直線的に関係
して設定され得る。その利点は、設定量と遅延時間との
間に直線的関係が生ずることにあり、このことは定電流
のためにディジタル−アナログ変換器を使用する際に有
意義である。第６の定電流源２５の電流が零に等しい場
合には、なかんず（第１の定ｉｔ流源３の電流にも関係
している基本伝播時間が生ずる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の接続図、第２図は本発
明の第２の実施例の接続図、第３図は本発明の第３の実
施例の接続図、第４図は本発明による回路装置の信号経
過を示す図である。 ０・・・零電位 ３．５．１１・・・定Ｔ！ｌ流源 １０・・・第１の供給電位 ４５．４６．５２．５２．５３．５４・・・差増幅器 ６７・・・補助電位 ６８．６９・・・部分コンデンサ ＩＧ２

Claims (1)

1. 【特許請求の範囲】 １）パルス状信号を遅延させるための集積可能な回路装
   置において、 結合されたエミッタで第１の定電流源（３）を介して零
   電位（０）に接続されている第１および第２のトランジ
   スタ（１、２）のコレクタがコンデンサ（４）により互
   いに接続されており、 第１のトランジスタ（１）のコレクタが一 方では第２の定電流源（５）を介して零電位（０）に、
   また他方では、コレクタ側で第１の抵抗（６）を介して
   第１の供給電位（１０）と接続されている第３のトラン
   ジスタ（７）のエミッタに接続されており、 第２のトランジスタ（２）のコレクタが一 方では第３の定電流源（１１）を介して零電位（０）に
   、また他方では、コレクタ側で第２の抵抗（８）を介し
   て第１の供給電位（１０）と接続されている第４のトラ
   ンジスタ（９）のエミッタに接続されており、 第３のトランジスタ（７）のベースが第１ の非反転入力端（１２）として、第４のトランジスタ（
   ９）のベースが第１の反転入力端（＠１２＠）として、
   第２のトランジスタ（２）のベースが第２の非反転入力
   端（１３）として、また第１のトランジスタ（１）のベ
   ースが第２の反転入力端（＠１３＠）として用いられて
   おり、 非反転出力端（１４）として第４のトラン ジスタ（９）のコレクタが、また反転出力端（＠１４＠
   ）として第３のトランジスタ（７）のコレクタが用いら
   れており、 両反転入力端（＠１２＠、＠１３＠）の間および両非反
   転入力端（１２、１３）の間の電位差が、第１および第
   ２のトランジスタ（１、２）の飽和が回避されるように
   選定されていることを特徴とするパルス状信号の遅延の
   ための集積可能な回路装置。 ２）コンデンサ（４）が各３つの直列接続された極板を
   有する２つの同一の部分コンデンサ（６８、６９）に分
   割されており、 部分コンデンサのそれぞれ１つの外側の極 板が補助電位を与えられており、 一方の部分コンデンサの２つの他の極板が 他方の部分コンデンサの２つの他の極板と、コンデンサ
   （４）の端子を形成して十字に接続されていることを特
   徴とする請求項１記載の集積可能な回路装置。 ３）第１および第２の抵抗（６、８）にそれぞれクラン
   プダイオード（５８、５９）が阻止方向に並列に接続さ
   れていることを特徴とする請求項２記載の集積可能な回
   路装置。 ４）第１および第２のトランジスタ（１、２）、第３お
   よび第４のトランジスタ（７、９）、第２および第３の
   定電流源（５、１１）ならびに第１および第２の抵抗（
   ６、８）がそれぞれ同一に構成されていることを特徴と
   する請求項１ないし３の１つに記載の集積可能な回路装
   置。 ５）第３のトランジスタ（７）のベースが一方では第４
   の定電流源（２０、２１）を介して零電位（０）に接続
   されており、また他方では、コレクタ側で第１の供給電
   位（１０）に、またベース側で第７のトランジスタ（２
   ４）の第３の抵抗（２３）を介して第１の供給電位（１
   ０）と接続されているコレクタに接続されている第５の
   トランジスタ（２２）のエミッタと接続されており、 第４のトランジスタ（９）のベースが一方 では第５の定電流源（１５、１６）を介して零電位（０
   ）に接続されており、また他方では、コレクタ側で第１
   の供給電位（１０）に、またベース側で第８のトランジ
   スタ（１９）の第４の抵抗（１８）を介して第１の供給
   電位（１０）と接続されているコレクタに接続されてい
   る第６のトランジスタ（１７）のエミッタと接続されて
   おり、 第７および第８のトランジスタ（２４、１ ９）の結合されたエミッタが第７の定電流源（２５）を
   介して零電位（０）と接続されており、 コレクタ側で第１の供給電位（１０）に接 続されており、ベースを第３の非反転入力端（３０）と
   して用いられている第９のトランジスタ（２６）がエミ
   ッタ側で第７のトランジスタ（２４）のベースと接続さ
   れており、また導通方向の第１の直列ダイオード対（２
   ７）の第１の端子と接続されており、その第２の端子は
   一方では第１のトランジスタ（１）のベースと接続され
   ており、また他方では第７の定電流源（２８、２９）を
   介して零電位（０）に接続されており、 コレクタ側で第１の供給電位（１０）に接 続されており、ベースを第３の反転入力端（３０）とし
   て用いられている第１０のトランジスタ（３１）がエミ
   ッタ側で第８のトランジスタ（１９）のベースと接続さ
   れており、また導通方向の第２の直列ダイオード対（３
   ２）の第１の端子と接続されており、その第２の端子は
   一方では第２のトランジスタ（２）のベースと接続され
   ており、また他方では第８の定電流源（３３、３４）を
   介して零電位（０）に接続されていることを特徴とする
   請求項１ないし４の１つに記載の集積可能な回路装置。 ６）第５および第６のトランジスタ（２２、１７）、第
   ７および第８のトランジスタ（２４、１９）、第９およ
   び第１０のトランジスタ（２６、３１）、第４および第
   ５の定電流源（２０、２１、１５、１６）、第７および
   第８の定電流源（２８、２９、３３、３４）ならびに第
   １および第２のダイオード対（２７、３２）がそれぞれ
   同一に構成されており、 第３および第４の抵抗（２３、１８）が等しい抵抗値を
   有することを特徴とする請求項５記載の集積可能な回路
   装置。 ７）第１、第２、第３、第４、第５、第７および第８の
   定電流源として、入力側で第９の定電流源（４３）と接
   続されている７段の第１の電流ミラー回路の出力段（３
   ７、３８、３５、３６、３９、４０、２０、２１、１５
   、１６、２８、２９、３３、３４、４１、４２）が用い
   られており、 第６の定電流源（２５）により与えられる 電流が外部から設定可能であることを特徴とする請求項
   ５または６記載の集積可能な回路装置。 ８）第３のトランジスタ（７）のベースが第７のトラン
   ジスタ（２４）のコレクタに、また第４のトランジスタ
   （９）のベースが第８のトランジスタ（１９）のコレク
   タに接続されており、 第７のトランジスタ（２４）のコレクタが 第３の抵抗（２）を介して、また第８のトランジスタ（
   １９）のコレクタが第４の抵抗（１８）を介して第２の
   供給電位（６６）に接続されており、 第９および第１０のトランジスタ（２６、 ３１）のコレクタが第３の供給電位（７０）を与えられ
   ており、 導通方向の第１および第２の直列ダイオー ド（２７、３２）の代わりに導通方向の第１または第２
   のダイオードが用いられており、第９のトランジスタ（
   ２６）のベースおよ び第１０のトランジスタ（３１）のベースがそれぞれ、
   定電流源（４５、４６）を有する差増幅器（４５、４６
   、５１、５２、５３、５４）の出力端と接続されており
   、 差増幅器（４５、４６、５１、５２、５３、５４）の入
   力端が第３の反転および非反転入力端（＠３０＠、３０
   ）として用いられていることを特徴とする請求項５記載
   の集積可能な回路装置。 ９）第３の供給電位として、別のコンデンサ（７１）お
   よび導通方向の別のダイオード（５７）を介して導かれ
   る第１の供給電位（１０）が、また第１の供給電位（１
   ０）として、抵抗（６２）を介して導かれる第４の供給
   電位（６７）が用いられていることを特徴とする請求項
   ８記載の集積可能な回路装置。 １０）第７および第８のトランジスタ（２４、１９）、
   第９および第１０のトランジスタ（２６、３１）、第１
   １および第１２のトランジスタ（５４、５３）、第７お
   よび第８の定電流源（２８、２９、３３、３４）、第１
   および第２のダイオード（５５、５６）ならびに第３お
   よび第４の抵抗（２３、１８）がそれぞれ同一に構成さ
   れていることを特徴とする請求項８または９記載の集積
   可能な回路装置。 １１）第１、第２および第３の定電流源が第１の参照電
   位（６３）を発生する１つの参照電圧源を入力段として
   有する３段の第２の電流ミラー回路の出力段（３５、３
   ６、３７、３８、３９、４０）として用いられており、
   また第７、第８および第９の定電流源として、第２の参
   照電位（６４）を発生する第２の参照電圧源を入力段と
   して有する３段の第３の電流ミラー回路の出力段（２８
   、２９、３３、３４、４５、４６）が用いられているこ
   とを特徴とする請求項８ないし１０の１つに記載の集積
   可能な回路装置。 １２）第１、第２および第３の定電流源（３、５、１１
   ）が、それぞれの出力段のトランジスタのなかの電流密
   度が等大であるように構成されていることを特徴とする
   請求項７または１１記載の集積可能な回路装置。 １３）第６の定電流源（２５）として、電流出力を有す
   るディジタル−アナログ変換器が用いられていることを
   特徴とする請求項５ないし１１の１つに記載の集積可能
   な回路装置。 １４）反転および非反転出力端（＠１４＠、１４）に与
   えられる信号がそれぞれエミッタフォロワー（４７、４
   ８、６０、４９、５０、６１）または増幅器を介して導
   かれていることを特徴とする請求項１ないし１３の１つ
   に記載の集積可能な回路装置。