DE4445181A1 - Schaltungsanordnung zur Verzögerung digitaler Impulse - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Verzögerung von in unregelmäßiger Folge auftretenden digitalen Impulsen. In der Digitaltechnik ist es ein allgemein bekanntes Problem, digitale Signale nicht direkt sondern verzögert zu übertragen. Zur Lösung dieses Problems werden beispielsweise Kettenschaltungen aus Allpässen eingesetzt, mit deren frequenzunabhängiger Gruppenlaufzeit eine definierte Verzögerungszeit erreichbar ist. Jedoch müssen mit zunehmender Frequenz wegen des nichtidealen Verhaltens der Bauelemente Einschränkungen bei der technischen Realisierung der Verzögerungszeiten hingenommen werden.

Außer Allpässen sind weitere Schaltungsstrukturen angegeben worden, mit denen Impulsverzögerungen insbesondere bei großen Impulsfolgefrequenzen erreichbar sind. So ist beispielsweise ein Hochfrequenzphasenschieber bekannt, mit dem regelmäßige Signale, wie Rechtecktakte oder auch sinusförmige Signale verzögert werden können, vgl. DE 36 19 280 C2. Nachteilig ist jedoch, daß die für die Verzögerung erforderlichen Speicherbauelemente, hier die Kondensatoren, als diskrete Schaltelemente an eine integrierte Schaltungsanordnung angeschlossen werden und somit die Schaltungstechnologie uneinheitlich wird.

Weiterhin ist ein Multivibrator bekannt, der als Verzögerungselement eingesetzt wird, vgl. EP 0 277 682 B1. Der Multivibrator wird mit einem Eingangssignal synchronisiert und reproduziert es am Ausgang mit einer definierten Phasenverschiebung. Die Schaltung ist zwar voll integrierbar, ist jedoch nur für die Verzögerung regelmäßiger Signalfolgen definierter Frequenz geeignet. Bei einem statischen Eingangssignal schwingt der Multivibrator mit seiner Eigenfrequenz und liefert am Ausgang eine Impulsfolge. Somit ist diese Schaltung für die Verzögerung von Daten, bei denen die digitalen Impulse allgemein in unregelmäßiger Folge auftreten, ungeeignet.

Zur Verzögerung von einzelnen Impulsen ist ein Verzögerungselement bekannt, das eine Vorrichtung zur Veränderung einer Kapazitätsladungszeit eines Stromschalters zur Bestimmung eines Ausbreitungsverzögerungsintervalls durch den Stromschalter enthält, vgl. DE 41 10 340 C2. Bei dieser Vorrichtung wird die Kapazitätsladungszeit durch die Zeitkonstante aus einem Widerstand und der Basis-Emitter-Kapazität eines Transistors bestimmt. Die Basis-Emitter-Kapazität des Transistors ist eine parasitäre Kapazität und ist bei der Herstellung von integrierten Schaltungen prozeßbedingten Schwankungen unterworfen. Somit ist einerseits zur Realisierung einer definierten Verzögerungszeit ein Abgleich durch den Widerstand erforderlich, andererseits ist die Verzögerungszeit eines Verzögerungselements so gering, daß eine Kettenschaltung mehrerer Verzögerungselemente vorgenommen werden muß, um die technisch gewünschte Verzögerungszeit zu erhalten.

Für Taktregeneratorschaltungen in Datenempfängern bei optischen Übertragungssystemen mit sehr hoher Übertragungsgeschwindigkeit ist eine Verzögerungsschaltung angegeben worden, bei der als bestimmendes Element für die Verzögerungszeit eine Leitung verwendet wird, die sowohl im Leerlauf als auch im Kurzschluß betrieben werden kann, vgl. US 5 014 286. Durch Verwendung einer derartigen Leitung ist eine Verzögerung nur in einem eng definierten Frequenzbereich möglich. Außerdem ist eine solche Leitung für die Schaltungsintegration ungeeignet.

Mit der Erfindung soll nun die Aufgabe gelöst werden, eine Schaltungsanordnung zur Verzögerung digitaler Impulse anzugeben, mit der eine definierte Verzögerungszeit erzeugt wird, deren Ausgangssignale digital weiterverarbeitet werden können und deren verzögerungsbestimmendes Schaltelement voll integrierbar sein soll.

Diese Aufgabe wird durch die im ersten Patentanspruch beschriebene Schaltungsanordnung gelöst, deren spezielle Ausführungsformen in den Unteransprüchen näher beschrieben sind.

Das Wesen der Erfindung besteht darin, daß zwei wie in der ECL-Technik üblich emittergekoppelte und von aktiven Stromquellen gespeiste Transistorstufen mit einem integrierfähigen Kondensator verbunden sind und in Abhängigkeit von dem digitalen Wert des zu verzögernden Signal in den leitenden oder in den nicht leitenden Zustand gesteuert werden. Durch die Steuerung der Stromquellen ist es möglich, die Verzögerungszeit zu beeinflussen.

Die Erfindung wird nachstehend an einem Ausführungsbeispiel erläutert. In der dazugehörigen Zeichnung zeigen

Fig. 1 ein Schaltbild der erfindungsgemäßen Schaltungsanordnung,

Fig. 2 ein Schaltbild einer ersten Variante der erfindungsgemäßen Schaltungsanordnung,

Fig. 3 ein Schaltbild einer zweiten Variante der erfindungsgemäßen Schaltungsanordnung und

Fig. 4 ein Schaltbild einer dritten Variante der erfindungsgemäßen Schaltungsanordnung.

Gemäß Fig. 1 besteht die erfindungsgemäße Schaltungsanordnung aus einem ersten Zweig mit einem ersten Schalttransistor 9 und einem ersten Transistor 11 und einem zweiten Zweig mit einem zweiten Schalttransistor 10 und einem zweiten Transistor 12, wobei der erste Transistor 11 und der zweite Transistor 12 als Kaskodestufen für die entsprechenden Schalttransistoren wirken. Beide Zweige werden von einer Stromquelle aus einem Transistor 15 und einen Widerstand 16 gespeist. Weiterhin gehört zu der Schaltungsanordnung ein Kondensator 18, der die Kollektoren des ersten und zweiten Schalttransistors 9, 10 verbindet. Die Ansteuerung des ersten Zweiges erfolgt über einen ersten Pegelschieber mit aktiver Stromquelle, und die Ansteuerung des zweiten Zweiges erfolgt über einen zweiten Pegelschieber mit aktiver Stromquelle. Der erste Pegelschieber besteht aus einem Transistor 1 mit einer in Reihe geschalteten Basis-Emitter-Strecke 3 sowie einer aktiven Stromquelle aus einem Transistor 5 und einem Widerstand 7. Der zweite Pegelschieber besteht aus einem Transistor 2 mit einer in Reihe geschalteten Basis-Emitter-Strecke 4 sowie einer aktiven Stromquelle aus einem Transistor 6 und einem Widerstand 8. Schließlich gehört zu der Schaltungsanordnung ein Verstärker 17.

Das digitale Eingangssignal Uin der Verzögerungsschaltung mit den jeweiligen Pegeln High oder Low liegt am Verstärker 17, dessen Ausgangssignale in komplementärer Form der Basis des Transistors 1 des ersten Pegelschiebers und an der Basis des Transistors 2 des zweiten Pegelschiebers anliegen. Bei stationärem Eingangssignal Uin, beispielsweise High-Pegel, wird das Ausgangssignal Uout durch den Zustand des ersten Schalttransistors 9 und den Zustand des zweiten Schalttransistors 10 bestimmt. Bei High-Pegel am Eingang leitet der zweite Schalttransistor 10 und der erste Schalttransistor 9 ist gesperrt.

Zum Einzelnen treten in diesem Fall folgende Pegel auf: An der Basis des Transistors 1 High, am Emitter des Transistors 1 und an der Basis des ersten Transistors 11 High, am Emitter des ersten Transistors 11 High, am Emitter des Transistors 3 und an der Basis des zweiten Schalttransistors 10 High und entsprechend an der Basis des Transistors 2 Low, am Emitter des Transistors 2 und an der Basis des zweiten Transistors 12 Low, am Emitter des zweiten Transistors 12 Low, am Emitter des Transistors 4 und an der Basis des ersten Schalttransistors 9 Low. Im stationären Fall stellt der Kondensator 18 einen Leerlauf dar. Über den Transistor 1 und dem ersten Transistor 11 sowie über den Transistor 2 und den zweiten Transistor 12 liegt am Kondensator 18 die Eingangsspannungsdifferenz +ΔU. Der Arbeitswiderstand 13 im ersten Zweig ist stromlos, der Strom der aktiven Stromquelle 15, 16 fließt durch den Arbeitswiderstand 14 im zweiten Zweig. Die Kollektoranschlüsse des ersten Transistors 11 und des zweiten Transistors 12 bilden den Ausgang der Verzögerungsschaltung′ an denen die Ausgangsspannung Uout zur Weiterverarbeitung zur Verfügung steht. Es ist aber auch möglich, die Ausgangsspannung über dem Arbeitswiderstand 13 im ersten Zweig oder phasenumgekehrt über dem Arbeitswiderstand 14 im zweiten Zweig abzunehmen.

Wenn das digitale Eingangssignal Uin vom High-Pegel auf den Low-Pegel geschaltet wird, so ändern sich entsprechend die zuvor beschriebenen Pegel an den Transistoren. Der zweite Schalttransistor 10 sperrt und der erste Schalttransistor 9 leitet. Der Strom der aktiven Stromquelle 15, 16 kann jedoch nicht sofort durch den Arbeitswiderstand 13 im ersten Zweig fließen, denn der erste Transistor 11 sperrt zunächst, da an seiner Basis der Pegel von High nach Low geht und an seinem Emitter der Pegel über den Transistor 2 des zweiten Pegelschiebers, über den zweiten Transistor 12 und über den Kondensator 18 von Low nach High geht. Mit dem Kollektorstrom des ersten Schalttransistors 9 muß zuerst der Kondensator 18 auf die neue Eingangsspannungsdifferenz -ΔU umgeladen werden, bevor der erste Transistor 11 den Strom von dem zweiten Transistor 12 übernehmen kann. Der Arbeitswiderstand 14 im zweiten Zweig wird dann stromlos. Die Ausgangsspannung Uout wird nunmehr, jedoch verzögert, von High auf Low geschaltet. Die Verzögerungszeit T ergibt in erster Näherung

wobei
2 · ΔU = Eingangsspannungshub am Kondensator 18
C = Wert des Kondensators 18
I = Konstantstrom der aktiven Stromquelle 15, 16.

Um beispielsweise Daten mit einer Impulsübertragungsgeschwindigkeit von 622 Mbit/s um ein halbes Bit zu verzögern, ist bei einem Eingangsspannungshub 2 · ΔU = 500 mV und einem Konstantstrom I = 1 mA ein Kondensator 18 von C = 1,6 pF erforderlich. Ein Kondensator dieser Kapazität läßt sich technisch als integrierbares Bauelement realisieren.

Die Verzögerungszeit T kann verändert werden, wenn der Konstantstrom I der aktiven Stromquelle 15, 16 geändert wird, beispielsweise durch Änderung der Referenzspannung Uref an den Basisanschlüssen der aktiven Stromquellen, die gemeinsam an der Versorgungsspannung VEE liegen. Die damit verbundene Änderung des Spannungshubs der Ausgangsspannung Uout kann durch eine Vergrößerung des Arbeitswiderstandes 13 im ersten Zweig und des Arbeitswiderstandes 14 im zweiten Zweig kompensiert werden.

Mit der Referenzspannung Uref ist es auch möglich, die aktiven Stromquellen bedarfsweise im Bereitschaftsbetrieb stromlos zu schalten, um somit den Leistungsbedarf zu verringern.

Fig. 2 zeigt die erfindungsgemäße Schaltungsanordnung, die um zwei aktive Stromquellen erweitert ist. Wie bei der Beschreibung von Fig. 1 erläutert, wird nach Ablauf des Verzögerungsvorganges, also nach Abschluß der Kondensatorumladung der erste Transistor 11 oder der zweite Transistor 12 stromlos, beispielsweise der zweite Transistor 12. Seine Basis-Emitter-Spannung wird daher deutlich kleiner als die des stromführenden ersten Transistors 11. Der Kondensator 18 wird somit nach Abschluß der eigentlichen Umladung mit dem Konstantstrom der aktiven Stromquelle 15, 16 über den ersten Schalttransistor 9 mit einem stetig abnehmenden Reststrom von dem zweiten Transistor 12 schleichend aufgeladen bis zum theoretischen Endwert Eingangsspannungsdifferenz ΔU plus Basis-Emitter-Spannung des zweiten Transistors 12. Dieser Effekt ist unerwünscht, da die Verzögerungszeit abhängig wird von der Länge der Pausen zwischen zwei Flanken des Eingangssignals. Die zusätzliche aktive Stromquelle 19, 20 am Emitteranschluß des ersten Transistors 11 im ersten Zweig und die zusätzliche aktive Stromquelle 21, 22 am Emitteranschluß des zweiten Transistors 12 im zweiten Zweig gewährleisten, daß der erste Transistor 11 und der zweite Transistor 12 nie stromlos werden. Die Stromquellen 19, 20; 21, 22 liefern jeweils einen Strom der Größe IB. Somit wird erreicht, daß datenmusterabhängiger, systematischer Jitter der Schaltungsanordnung vermieden wird. Die Verzögerungszeit wird nunmehr

Während der Verzögerungszeit ist die Ausgangsspannung der Verzögerungsschaltung etwas erhöht, beeinflußt jedoch in keiner Weise die digitale Weiterverarbeitung, beispielsweise durch einen der Verzögerungsschaltung nachfolgenden Komparator.

Fig. 3 zeigt eine gleichwirkende Variante der gemäß Fig. 2 beschriebenen Schaltungsanordnung. Die erfindungsgemäße Schaltungsanordnung nach Fig. 1 wird hier um eine aktive Stromquelle 25, 26 erweitert, die sowohl mit einem dem ersten Zweig zugeordneten Transistor 23 als auch mit einem dem zweiten Zweig zugeordneten Transistor 24 verbunden ist. Über diese Transistoren 23, 24 wird der Strom IB der aktiven Stromquelle 25, 26 immer auf den Transistor 11 oder 12 geschaltet, der nach Ablauf des Verzögerungsvorganges stromlos werden würde. Der Strom IB trägt dann nicht mehr zur Umladung des Kondensators 18 bei. Die Verzögerungszeit wird dann

Gemäß Fig. 4 ist es möglich, die zuvor beschriebenen Schaltungsvarianten zu erweitern um eine aktive Stromquelle 29, 30 und um einen Transistor 27 sowie um einen Transistor 28. Der Basisanschluß des Transistors 27 ist mit dem Emitter des Transistors 1 des ersten Pegelschiebers und der Kollektoranschluß des Transistors 27 ist mit dem Arbeitswiderstand 14 des zweiten Zweiges verbunden. Der Basisanschluß des Transistors 28 ist mit dem Emitter des Transistors 2 des zweiten Pegelschiebers und der Kollektoranschluß des Transistors 28 ist mit dem Arbeitswiderstand 13 des ersten Zweiges verbunden. Die so gebildeten Transistorstufen werden gemeinsam von der aktiven Stromquelle 29, 30 gespeist. Mit dem Schaltungszusatz wird erreicht, daß die während der Verzögerungszeit T auftretende Erhöhung der Ausgangsspannung der gemäß Fig. 2 und Fig. 3 beschriebenen Schaltungsanordnungen unwirksam wird und am Schaltungsausgang ein binäres Signal bereitgestellt wird. Es ist auch möglich, den Basisanschluß des Transistors 27 mit dem Emitteranschluß der Basis-Emitterstrecke 3 des ersten Phasenschiebers und den Basisanschluß des Transistors 28 mit dem Emitteranschluß der Basis-Emitterstrecke 4 des zweiten Phasenschiebers zu verbinden. Die Verzögerungszeit beträgt

Die erfindungsgemäße Schaltungsanordnung ist vollständig integrierbar und ist zur definierten Verzögerung von Flanken digitaler Impulse, die in beliebigem Abstand voneinander auftreten, geeignet.

Claims (4)

1. Schaltungsanordnung zur Verzögerung digitaler Impulse mit einem aus Transistorstufen bestehenden ersten Zweig und einem aus Transistorstufen bestehenden zweiten Zweig, die beide parallel liegen und die von einer Stromquelle gespeist werden und die wechselseitig von dem zu verzögernden Signal und dessen invertierten Signal leitend und nichtleitend geschaltet werden und bei denen das verzögerte Signal zwischen einem Arbeitswiderstand des ersten Zwei ges und einem Arbeitswiderstand des zweiten Zweiges abgenommen wird, dadurch gekennzeichnet, daß eine Transistorstufe des ersten Zweiges über einen Kondensator (18) mit einer Transistorstufe des zweiten Zweiges verbunden ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Zweig aus einem ersten Schalttransistor (8) mit einem emittergekoppelten als Kaskodestufe dienenden ersten Transistor (11) sowie dem Arbeitswiderstand (13) besteht, daß der zweite Zweig aus einem zweiten Schalttransistor (10) mit einem emittergekoppelten als Kaskodestufe dienenden zweiten Transistor (12) sowie dem Arbeitswiderstand (14) besteht, daß von einer ersten stromgespeisten (5, 7) Transistorstufe (1, 3) der zweite Schalttransistor (10) und der erste Transistor (11) und daß von einer zweiten stromgespeisten (6, 8) Transistorstufe (2, 4) der erste Schalttransistor (9) und der zweite Transistor (12) über die jeweiligen Basisanschlüsse so angesteuert werden, daß in Abhängigkeit von dem zu verzögernden digitalen Signal bei der einen Wertigkeit des digitalen Signals der erste Zweig in den leitenden Zustand und der zweite Zweig in den nicht leitenden Zustand und bei der anderen Wertigkeit des digitalen Signals der erste Zweig in den nicht leitenden Zustand und der zweite Zweig in den leitenden Zustand geschaltet sind und daß der Kollektoranschluß des ersten Schalttransistors (9) über den Kondensator (18) mit dem Kollektoranschluß des zweiten Schalttransistors (10) verbunden ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Kollektoranschluß des ersten Schalttransistors (9) und der Kollektoranschluß des zweiten Schalttransistors (10) jeweils mit einer Stromquelle (19, 20; 21, 22) verbunden sind.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Kollektoranschluß des ersten Schalttransistors (9) und der Kollektoranschluß des zweiten Schalttransistors (10) jeweils über eine Kollektor-Emitter-Strecke eines Transistors (23, 24) mit einer Stromquelle (25, 26) verbunden sind.