JPH0218743B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、拡張機能を持つた端末を含む統合デ
ータ処理／テキスト処理システムに係る。

［従来技術］ 最近の傾向として、テキスト処理装置によるテ
キスト処理と、データリンクを介して上位データ
処理装置と通信することによるデータ処理とを両
方共遂行したいという要求がある。これに対する
１つの解決策は、通常のテキスト処理装置と、上
位データ処理装置に適合するデイスプレイまたは
プリンタとを使用することである。このようなデ
イスプレイやプリンタとしては、例えば
IBM3278デイスプレイ装置およびIBM3287プリ
ンタがある。これらの装置は基本的には、データ
処理装置からリンクデータを受取り、それを利用
者の方へ直接出力する。より望ましい別の解決策
は、テキスト処理装置に付属しているデイスプレ
イやプリンタを上位データ処理装置の出力端末と
して利用することである。その一例が特開昭58−
72264号に開示されている。それによれば、テキ
スト処理セツシヨンからデータ処理セツシヨンへ
切替えて、上位データ処理装置に接続可能な制御
装置および関連する入出力端末をエミユレートす
る能力をテキスト処理装置に持たせた対話式シス
テムが実現される。

［発明が解決しようとする問題点］ エミユレーシヨンによりテキスト処理装置を上
位データ処理装置のデイスプレイまたはプリンタ
として利用する事は、ある程度の成功を収めてい
るが、デイスプレイで表示したりプリンタで印刷
したりする前に利用者が定様式データを処理する
ことはできない。これは、テキスト処理装置が上
位データ処理装置に接続された制御装置に関連す
るプロトコルをサポートしていないからである。

従つて本発明の目的は、出力に先立つてリンク
データを処理できる拡張機能を持つたテキスト処
理装置を含む統合データ処理／テキスト処理シス
テムを提供することにある。

［問題点を解決するための手段］ 本発明に従う統合データ処理／テキスト処理シ
ステムは、上位データ処理装置として使用される
中央処理装置、複数の入出力端末、およびこれら
の入出力端末に各々接続可能な複数のポートを有
し各入出力端末と中央処理装置との間のデータ転
送を制御する制御装置を備えている。本発明の特
徴として、少なくとも１つの入出力端末は、上述
のポートの１つと当該入出力端末とを相互接続す
る支援論理手段と、この支援論理手段に接続さ
れ、中央処理装置から送られてきたデータまたは
中央処理装置へ送るデータを記憶するバツフア
と、このバツフアおよび支援論理手段に接続され
たテキスト処理装置と、データおよびテキスト文
字情報を出力する手段と、テキスト処理装置にバ
ツフア内のデータを処理させるための入力手段と
を含んでいる。

［実施例］ 本発明に従う統合データ処理／テキスト処理シ
ステムの構成を第１図に示す。このシステムは１
台以上の中央処理装置（CPU）１０および１２
を含んでいる。これらのCPU１０および１２に
は、複数の制御装置１６を介して複数の入出力端
末１４が接続される。本発明の良好な実施例にお
いては、制御装置１６は接続されている入出力端
末と１台以上のCPUとの間のインタフエースお
よびマルチプレクサとして働く。このような制御
装置は公知であり、例えばIBM3274制御装置が
ある。これはデイスプレイ、逐次マトリツクスプ
リンタ、ラインプリンタなどを32台まで接続でき
る。

第１図のシステムは、複数の制御装置１６ｃを
１台以上のCPUに接続する通信マルチプレクサ
１８ａも含んでいる。制御装置１６ｃはモデムリ
ンク２０によつて通信マルチプレクサ１８ａに接
続され、通信マルチプレクサ１８ａは構内チヤネ
ルリンク２２によつてCPU１２に接続される。
第１図の例では、制御装置１６ａ於び１６ｂは構
内チヤネルリンク２２を介してCPU１２於び１
０に各々接続されているが、制御装置１６ｃと同
じくこれらを遠隔地に配置する事も可能である。

従来、テキスト処理装置をCPUに接続して、
このCPUのデイスプレイ端末として働かせるこ
とが知られている。このような従来例を参考のた
め第１図の上部に示してある。即ち、テキスト処
理装置２４および関連するデイスプレイ／プリン
タ端末２６がモデムリンク２８、通信マルチプレ
クサ１８ｂおよび構内チヤネルリンク２２を介し
てCPU１０に接続されている。テキスト処理装
置２４は、開始されたテキスト処理セツシヨンか
らデータ処理セツシヨンへの切替えが可能であ
る。その際、テキスト処理装置２４は接続されて
いるCPU１０に適合する制御装置および入出力
端末をエミユレートし、かくてCPU１０の制御
のもとにリンクデータを処理する。ここで云う
「リンクデータ」とはデータ処理に関連するデー
タを意味する。これに対して、テキスト処理に関
連するデータを「テキスト文字データ」と云う。
ただしこれらの定義は便宜上のものに過ぎず、そ
れらの間の区別はそれ程厳密ではない。なお、テ
キスト処理装置２４によるエミユレーシヨンにつ
いては例えば特開昭58−72264号公報に詳しい。

テキスト処理装置を上位CPUのデイスプレイ
端末あるいはプリンタ端末として利用することは
或る程度の成功を収めているが、これまでは定様
式データを処理してからデイスプレイへ出力した
り、CPU伝送したりすることはできなかつた。
これは基本的には、テキスト処理装置が上位
CPUを含むデータ処理システムにおける制御装
置に関連するプロトコルをサポートできない、と
いうところに原因がある。

本発明に従う統合データ処理／テキスト処理シ
ステムではこれが可能になる。各々の制御装置１
６は複数のポートを持つており、各ポートには入
出力端末が１台ずつ接続される。例えば、制御装
置１６ａのポート３０には同軸ケーブルを用いた
データリング（同軸リンク）３４を介して通常の
テキスト処理装置３２が接続されている。テキス
ト処理装置３２はデイスプレイまたはプリンタの
ような出力装置３６を含む。詳細についてはあと
で述べるが、テキスト処理装置３２を用いて、出
力装置３６へ出力すべきデータまたは同軸リンク
３４を介してCPU１２へ伝送すべきデータを処
理することができる。勿論、テキスト処理装置３
２は、本来のテキスト処理も可能である。

第１図のシステムにおいては、少なくとも１台
の入出力端末１４がCPUに関連する１対の出力
装置をエミユレートするのに、使用される。この
ような出力装置の対としては、例えばIBM3278
デイスプレイ装置およびIBM3287プリンタがあ
る。これらはいずれもIBM3274制御装置に接続
可能である。自身でのテキスト処理およびCPU
の制御のもとでのデータ処理を両方共遂行するた
め、例えばテキスト処理装置３８は同軸リンク４
４および４６を介して制御装置１６ｂのポート４
０および４２に各々接続される。テキスト処理装
置３８は自身の端末としてデイスプレイおよびプ
リンタ（１つのブロツク４８で示してある）を持
つている。あとで詳述するように、テキスト処理
装置３８を含む入出力端末１４は、エミユレーシ
ヨンにより例えばIBM3278デイスプレイ装置お
よびIBM3287プリンタとして働く。

少なくとも１台の入出力端末を両方のCPU１
０および１２に接続することもできる。第１図の
例では、デイスプレイおよびプリンタ５６を有す
るテキスト処理装置５４が同軸リンク５０および
５２を介して制御装置１６ａおよび１６ｂに接続
され、それにより両方のCPU１０および１２と
通信できるようになつている。上述の２種エミユ
レーシヨン能力は、上位CPUが１台か２台かに
は関係がない。CPU１０および１２はいずれも
エミユレーシヨンを行つている入出力端末を例え
ばIBM3278デイスプレイ装置およびIBM3287プ
リンタとみなして動作する。云い換えれば、
CPU側からは入出力端末が実際にはテキスト処
理装置であることはわからない。

入出力端末１４の構成例を第２図に示す。この
入出力端末１４はアダプタ部５８およびテキスト
処理部６０を含んでいる。テキスト処理部６０は
主記憶装置６４に接続された処理装置６２および
デイスプレイバツフア６６を含んでいる。デイス
プレイバツフア６６の出力はデイスプレイ６８を
駆動する。処理装置６２は両方向性のデータ母線
７０を介して通信装置、キーボード、デイスケツ
ト、プリンタなどにも接続される。通常は、処理
装置６２は通信装置やキーボードから入力された
テキスト文字情報を主記憶装置６４（またはデイ
スケツト）にあるプログラムに従つて処理し、デ
イスプレイバツフア６６に書込んだり、プリンタ
へ送つたりする。デイスプレイバツフア６６は処
理されたテキスト文字情報をデイスプレイ６８へ
出力する。このように、本発明に従つて設けられ
たアダプタ部５８を除くと、第２図は通常のテキ
スト処理システムとして動作する。

アダプタ部５８は支援論理回路７２および７４
ならびにリングバツフア７６を含んでいる。本発
明に関する限り、支援論理回路７４はオプシヨン
であつて、別になくてもよい。支援論理回路７２
および７４は各々同軸リンク４４および４６を介
して制御装置１６ｂに接続される（第１図参照）。
リンクバツフア７６は、両方向性のデータ母線８
２および８４を介して支援論理回路７２および７
４とリンクデータをやりとりする第１バツフア部
７８および第２バツフア部８０を含む。リンクバ
ツフア７６は両方向性のデータ母線８６を介して
処理装置６２にも接続される。

上述のようにデイスプレイバツフア６６および
リンクバツフア７６を別々に設けておくと、同軸
リンク４４および４６を介してやりとりされるリ
ンクデータの処理が容易になる。上位CPUに接
続可能な従来のデイスプレイまたはプリンタにお
いては、CPUから伝送されてきたデータは一般
に直接出力の方へ送られる。例えばIBM3278デ
イスプレイ装置では、CPUからのリンクデータ
は簡単な信号処理の後、直接デイスプレイバツフ
アに書込まれる。これに対して、第２図のアダプ
タ部５８はリンクバツフア７６を含んでおり、デ
イスプレイやプリンタへ出力すべきリンクデータ
又はCPUへ伝送すべきリンクデータは一旦リン
クバツフア７６に書込まれる。このように、第２
図の入出力端末１４では、リンクデータが直接デ
イスプレイバツフア６６に書込まれることはない
ので、処理装置６２はデイスプレイまたはプリン
タへの出力の前に、リンクデータに対して何らか
の操作を加えることができる。例えば、いずれか
のCPUに付随してデータベースが設けられてい
ると、このデータベースをアクセスしてリンクデ
ータを取出し、それを様式化した後、表示、印刷
あるいはデイスケツトへの記録を行うことができ
る。また、処理装置６２でリンクデータをわかり
易い言語に変換し、それをデイスプレイ６８の画
面で表示することも可能である。明らかにこのよ
うなリンクデータ処理は入出力端末の機能を高
め、統合データ処理／テキスト処理システムの融
通性を増す。入出力端末でのリンクデータの処理
は上位CPUに対してはトランスペアレントであ
り、上位CPUでは伝送したリンクデータが表示
などの前に処理されたかどうかはわからない。も
ちろん、リンクデータ処理の例は上述のものだけ
に限らず、例えば処理装置６２はテキスト文字情
報と同程度にリンクデータを処理できる。

普通は、各々の制御装置１６には同軸リンク当
り１台の入出力端末１４しか接続できない。従つ
て、アダプタ部５８に複数の支援論理回路７２お
よび７４を設けておき、それらによつて入出力端
末１４を１台以上の制御装置１６に接続すれば、
入出力端末１４でCPUに適合する複数の周辺装
置を同時に且つ独立してエミユレートすることが
できる。第２図の例では、２つの同軸リンク４４
および４６が各々支援論理回路７２および７４に
接続されているから、この入出力端末１４は例え
ば２台のIBM3278デイスプレイ装置、２台の
IBM3287プリンタ、またはこれらを１台ずつエ
ミユレートすることができる。前述のように、ア
ダプタ部５８にはリンクバツフア７６が設けられ
ているため、この２種エミユレーシヨン機能は上
位CPUに対しては完全にトランスペアレントで
ある。

アダプタ部５８の詳細を第３図に示す。支援論
理回路７２は同軸リンク４４に接続されたリンク
インタフエース回路８８およびプロトコル制御回
路９０を含み、それらの間には両方向性のデータ
母線９２が接続されている。同様に、支援論理回
路７４は両方向性のデータ母線９８によつて接続
されたリンクインタフエース回路９４於びプロト
コル制御回路９６を含む。リンクインタフエース
回路９４は同軸リンク４６に接続されている。リ
ンクインタフエース回路８８および９４は直列
化／並列化機能の他に符号化／復号機能も持つて
おり、プロトコル制御回路９０および９６は、第
１図のシステムにおける所定のプロトコルに従つ
てCPUと当該入出力端末との間のデータ伝送を
制御する。これらの詳細については後で説明す
る。

プロトコル制御回路９０および９６は、両方向
性のアドレス母線１０２を介してリンクバツフア
７６および第１トランシーバ１００に接続され、
更に両方向性の専用データ母線１０８を介してリ
ンクバツフア７６、第２トランシーバ１０４およ
び優先制御回路１０６に接続される。プロトコル
制御回路９０および９６と優先制御回路１０６と
の間には制御線１１０も接続されている。第１ト
ランシーバ１００、第２トランシーバ１０４およ
び優先制御回路１０６は各々両方向性のアドレス
母線１１４、データ母線１１６および制御母線１
１８を介して処理装置６２に接続される。

動作にあたつては、リンクインタフエース回路
８８および９４は２相直列リンクデータの符号
化、復号および増幅を行い、更にデータを同軸リ
ンク４４および４６へ送り出すための駆動手段を
含んでいる。またリンクインタフエース回路８８
および９４はリンクデータ流の直列化および並列
化を行い、プロトコル制御回路９０および９６に
必要なすべてのタイミングを与え、受信したリン
クデータをアダプタ部５８の内部タイミングと同
期させ、更に両インタフエースの調和したタイミ
ングでリンクデータを伝送する。

プロトコル制御回路９０および９６は、当該入
出力端末がリンク側からは通常のデイスプレイま
たはプリンタにみえるようなデータ操作および制
御を行う。詳細はあとで述べるが、各々のプロト
コル制御回路９０および９６は関連するリンクイ
ンタフエース回路８８および９４から同期したワ
ードを並列形式で受取り、該ワードに必要な処理
操作を決定する。もしワードが有効指令であれ
ば、データ取出しあるいは何らかの内部制御線の
条件付けといつた指令の実行に必要な操作を行
う。プロトコル制御回路９０および９６はまた応
答を生成し、各々のリンクインタフエース回路８
８および９４を介して送り出す。

優先制御回路１０６の機能は、テキスト処理装
置のデイスプレイおよびプリンタに対して内部時
間スロツトを割当てることである。特に、２つの
リンクおよび制御母線１１８のタイミングがすべ
て互いに非同期なため、専用データ母線１０８へ
時間スロツトを割振ることによつてすべてのイン
タフエースによるリンクバツフア７６への適時の
アクセスが可能になる。優先制御回路１０６は優
先順位に基いて各々の装置に時間スロツトの使用
を許可する。処理装置６２にリンクバツフア７６
のアクセス権が与えられると、処理装置６２はそ
の中に記憶されているリンクデータを処理するこ
とができる。優先制御回路１０６はまたアダプタ
部５８の主タイミングならびにデータ移動のため
の主クロツクおよび従クロツクを与える。

トランシーバ１００および１０４は両方向性の
アドレス母線１１４およびデータ母線１１６上の
信号をアダプタ部５８での使用に適した形に変換
する。

以上のように、アダプタ部５８はリンクプロト
コルに従つて処理装置によるリンク資源のアクセ
スおよび制御を可能にするためのすべてのハード
ウエアを備えている。アダプタ部５８は２つの同
時リンクで要求されるタイミング仕様を満たして
いるが、テキスト処理装置のソフトウエアによる
リンクの維持を可能にしている。

リンクインタフエース回路８８およびプロトコ
ル制御回路９０の概要を第４図に示す。リンクイ
ンタフエース回路９４およびプロトコル制御回路
９６もこれと同じである。

第４図において、同軸リンク４４はコンデンサ
１２２を介して駆動／受信回路１２０に接続され
ている。リンクインタフエース回路８８は受信制
御モジユール１０１および送信制御モジユール１
０３へクロツク信号を供給するための発振器
（OSC）１２４も含む。モジユール１０１および
１０３の出力は別のインタフエース制御モジユー
ル１０５へ供給される。動作にあたつては、駆
動／受信回路１２０はリンクデータの符号化およ
び復号を行い、受信制御モジユール１０１はリン
クデータを並列化し、送信制御モジユール１０３
はリンクデータを直列化する。同軸リンク４４か
らは例えば12ビツトの直列データワードまたはプ
ロトコル指令がリンクインタフエース回路８８へ
供給される。受信データは駆動／受信回路１２０
で復号され、受信データ線１０７を介して受信制
御モジユール１０１へ送られ、そこで付随してい
る同期ビツトおよびパリテイビツトが除去され
る。多重化されたデータワードは次いでインタフ
エース制御モジユール１０５へ転送され、そこで
非直列化される。ワードは次いで両方向性のデー
タ母線１０９を介してプロトコル制御回路９０へ
供給される。

プロトコル制御回路９０は２つのモジユール即
ち制御モジユール１１１およびレジスタモジユー
ル１１３を含んでいる。これらのモジユールは両
方向性のアドレス母線１０２、データ母線１０８
および制御母線１１０へ各々接続される。制御モ
ジユール１１１は関連するリンクインタフエース
回路８８からデータ母線１０９を介して同期され
たワードを受取り、そのワードに関して必要な操
作（データの取出し、選択された内部制御線の活
動化など）を決定する。制御モジユール１１１は
また応答を作成してリンクインタフエース回路８
８の送信制御モジユール１０３へ送る。送信制御
モジユール１０３は制御モジユール１１１から受
取つた並列応答ワードを直列化し、送信データ線
１１５を介して駆動／受信回路１２０へ送る。

制御モジユール１１１から送信制御モジユール
へ向かう制御母線１１７はリンクインタフエース
回路８８を制御するための種々の制御信号を転送
する。例えばラツプモード信号が出されると、リ
ンクインタフエース回路８８はラツプモード状態
に入り、ラツプ送信信号が出されると、受信デー
タを制御装置およびCPUへ送り返す。

制御モジユール１１１とレジスタモジユール１
１３との間にも各々複数の線からなる制御母線１
１９および１２１が設けられている。制御母線１
１９は、関連する制御装置１６からポール応答指
令を受取つたこと、機能誤りが生じたことなどを
レジスタモジユール１１３に知らせる。制御母線
１２１は、アドレス一致、ロールオーバーなどの
レジスタモジユール１１３の状況を制御モジユー
ル１１１に知らせる。制御モジユール１１１から
出ているリレー制御線１２３は、同軸リンク４４
をリンクインタフエース回路８８に接続するため
のリレー（図示せず）の開閉を制御する。

制御モジユール１１１の詳細を第５図に示す。
図示のように、制御モジユール１１１は所望のプ
ロトコルの実現に必要な多数の機能ブロツクを含
んでいる。例えば、IBM3274制御装置と
IBM3278デイスプレイ装置あるいはIBM3287プ
リンタとの組合わせでは「NDS」と呼ばれるプ
ロトコルが使用されている。NDSは高速の非同
期直列プロトコルであつて、同軸リンクを介する
データ転送のビツトレートは2.3587MHzである。
このプロトコルでは、１ワードは12ビツトで構成
され、その最切のビツトおよび最後のビツトは
各々同期ビツトおよびパリテイビツトになつてい
る。制御装置１６から入出力端末１４へでられる
ワードは指令ワードまたはデータワードである。
入出力端末１４が指令ワードを受取つてから5.5
マイクロ秒以内に応答しなければ、誤り状態が生
じる。NDSプロトコル指令は同軸リンクからリ
ンクバツフアをアクセスできるように設計されて
いる。また入出力端末のテキスト処理装置でエミ
ユレートされている装置の状況を監視したり修正
したりする手段も設けられる。

第５図に示した制御モジユール１１１は上述の
ようなNDSプロトコルの諸機能を実現するもの
で、受信レジスタ１２６、指令デコーダ１２８、
機能デコーダ１３０、アドレスデコーダ１３２、
リンク制御レジスタ１３４、ALU１３６、制御
タイミング回路１３８、EABマスクレジスタ１
４０、送信レジスタ１４２および送受信データマ
ルチプレクサ１４４を含んでいる。これらの機能
ブロツク１２６〜１４２はIBM3278デイスプレ
イ装置あるいはIBM3287プリンタに備えられて
いる通常のもので、NDSプロトコル指令に応答
するのに用いられる。処理装置６２（第２図）で
これらの装置の１つをエミユレートするために、
本実施例で新たに設けられたのがアダプタ構成レ
ジスタ１４６、アダプタ制御レジスタ１４８およ
びアダプタ状況レジスタ１５０である。これらの
レジスタ、特にアダプタ制御レジスタ１４８は、
処理装置６２によるリンク機能のアクセスおよび
制御を可能にする。例えば、デイスプレイ画面の
内容や状態に影響を及ぼすリンク活動が検出され
ると、これらのレジスタはソフトウエア制御のも
とで処理装置６２に割込みをかける。また処理装
置６２の負担を減らすため、これらのレジスタは
デイスプレイのどの部分が更新を必要としている
かを示す状況標識を与える。この機能は、リンク
活動が検出されたときにリンクバツフア７６から
デイスプレイバツフア６６へ転送しなければなら
ないデータの量を制限する。リンクバツフア７６
の内容はソフトウエア制御のもとでデイスプレイ
バツフア６６へ転送される。

プロトコル制御回路９０のレジスタモジユール
１１３の一構成例を第６図に示す。このレジスタ
モジユール１１３はプロトコルレジスタ１５２、
ポール応答論理１５４、アドレスカウンタ論理１
５６およびデコーダ／制御論理１５８を含んでお
り、両方向性のアドレス母線１０２、データ母線
１０８および制御母線１１０に接続されている。
なお制御モジユール１１１への接続は省略してあ
る。処理装置によるリンクへのアクセスを、容易
にするためのポール応答論理１５４以外の機能ブ
ロツクは従来のNDSプロトコルで利用されてい
る通常のものであるから、詳細については省略す
る。

ポール応答論理１５４の詳細を第７図に示す。
この回路は制御論理レジスタ１６０、キーボード
FIFO制御レジスタ１６２、キーボードFIFOレジ
スタ１６４および１６６、優先レジスタ１６８、
ポール応答レジスタ１７０および１７２、ならび
に出力マルチプレクサ１７４を含んでいる。

次に第４図〜第７図に示したハードウエアの動
作の一例を説明する。ここでは、プロトコル制御
回路９０の制御モジユール１１１が接続されてい
るデイスプレイまたはプリンタの状況を調べるた
めに、関連する制御装置１６によつて連続的にポ
ーリングされるものとする。ポーリングは周知の
ように、前回のポーリングから今回のポーリング
までの間に当該端末において何らかの活動があつ
たかどうかを照会するものである。制御モジユー
ル１１１は、リンクバツフア７６にあるリンクデ
ータをCPUへ転送することを要求する読取り指
令、またはCPUからリンクバツフア７６へのリ
ンクデータの転送を行う書込み指令を受取ること
もある。

前述のように、5.5マイクロ秒以内にポール応
答を返さないと誤り状態が生じるので、制御モジ
ユール１１１がポーリングされる前に予め幾つか
のポール応答をセツトアツプしておく必要があ
る。これらのポール応答は処理装置６２によつて
第７図のレジスタ１７０および１７２にセツトア
ツプされ、優先レジスタ１６８によつて優先順位
をつけられる。従つて、制御装置１６によるポー
リングがリンクインタフエース回路で検出される
と、制御モジユール１１１はそれに応答して必要
な情報を関連する制御装置１６へ送るためにポー
ル応答レジスタをアクセスする。キーボード
FIFOレジスタ１６４および１６６はキーボード
FIFOの制御１６２と一緒になつて、処理装置か
らのキーストローク入力をバツフアし、キースト
ロークのオーバーランを検査する。キーボード
FIFOレジスタ１６４および１６６を使用すると、
キーストローク情報をトランスペアレント形式で
データリンクへ供給することができる。

書込み指令が受取られた場合は、制御モジユー
ル１１１はリンクインタフエース回路での解読結
果に応答して、リンクバツフア７６の関連部分を
アクセスし、リンクデータの受取りに備える。次
いで受信データが両方向データ母線１０８を介し
てリンクバツフア７６へ転送され、レジスタモジ
ユール１１３から両方向アドレス母線１０２を介
して供給されるアドレス信号の制御のもとにリン
クバツフア７６に書込まれる。読取り指令の場合
はリンクデータがリンクバツフア７６から読取ら
れ、同軸リンクを介して関連する制御装置１６へ
送られる。

［発明の効果］ リンクデータはすべて一旦リンクバツフアに書
込まれるので、例えばキーボードからキーストロ
ーク情報を入力することによつてリンクデータを
処理することができる。処理の例としては、リン
クデータをリンクバツフアからデイスケツトへ転
送すること、テキスト処理装置の主記憶装置に記
憶されているプログラムに従つてリンクデータの
形式を他の適当な形式に変換すること、などがあ
る。キーボードだけでなく、外部の通信装置から
の情報を用いてリンクデータを処理することもで
きる。エミユレーシヨンなしでCPUに接続可能
な通常のデイスプレイやプリンタにはこのような
処理能力はなく、従つて本発明における入出力端
末は拡張機能を持つていると云える。しかもこの
拡張機能の実現にはCPUの助けを全く必要とし
ない。言い換えれば、拡張機能はCPUに対して
はトランスペアレントである。

【図面の簡単な説明】

第１図は本発明に従う統合データ処理／テキス
ト処理システムを示すブロツク図。第２図は入出
力端末１４の構成を示すブロツク図。第３図はア
ダプタ部５８の構成を示すブロツク図。第４図な
いし第７図はアダプタ部５８の詳細を示すブロツ
ク図。

Claims (1)

1. 【特許請求の範囲】 １ 中央処理装置、複数の入出力端末、および該
   入出力端末に各々接続可能な複数のポートを有し
   該入出力端末と前記中央処理装置との間のデータ
   転送を制御する制御装置を備え、前記入出力端末
   の少なくとも１つが、 当該入出力端末をエミユレーシヨンによつて前
   記中央処理装置の出力装置として動作させるため
   に設けられ、前記ポートの１つに接続されて前記
   制御装置との間でリンクデータを送受信するリン
   クインタフエース回路、および該リンクインタフ
   エース回路に接続されて前記送受信を可能にする
   プロトコル制御回路を含む支援論理手段と、 前記支援論理手段に接続され、前記リンクデー
   タを記憶するリンクバツフアと、 前記リンクバツフアおよび前記支援論理手段に
   接続されたテキスト処理装置と、 前記テキスト処理装置に接続され、前記テキス
   ト処理装置からのテキスト文字データの他に、前
   記支援論理手段の制御のもとにエミユレーシヨン
   によつて前記リンクデータを出力する出力装置
   と、 前記テキスト処理装置に接続され、前記テキス
   ト処理装置による前記リンクデータの処理を可能
   にする入力手段と、 を具備することを特徴とする統合データ処理／テ
   キスト処理システム。