JPS59208629A - 統合デ−タ処理／テキスト処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、拡張機能を持った端末を含む統合データ処理
／テキスト処理システムに係る。

［従来技脩コ 最近の傾向として、テキス１〜処理装置によるテキスト
処理と、データリンクを介して上位データ処理装置と通
信することによるデータ処理とを両方共遂行したいとい
う要求がある。これに対する１つの解決策は、通常のテ
キスト処理装置と、上位データ処理装置に適合するディ
スプレイまたはプリンタとを使用することである。この
ようなディスプレイやプリンタとしては、例えばＩ　８
Ｍ３２７８デイスプレイ装置およびＩＢＭ３２８７プリ
ンタがある。これらの装置は基本的には、データ処理装
置からリンクデータを受取り、それを利用者の方へ直接
出力する。より望ましい別の解決策は、テキスト処理装
置に付属している。ディスプレイやプリンタを上位デー
タ処理装置の出力端末として利用することである。その
−例が特開昭５８−７２２６４号に開示されている。そ
れによれば、テキス１〜処理セツションからデータ処理
セツションへ切替えて、上位データ処理装置に接続可能
な制御装置および関連する人出カ端末をエミュレートす
る能力をテキスト処理装置に持たせた対話式システムが
実現される。

［発明が解決しようとする問題点コ エミュレーションによりテキスト処理装置を上位データ
処理装置のディスプレイまたはプリンタとして利用する
事は、ある程度の成功を収めているが、ディスプレイで
表示したりプリンタで印刷したりする前に利用者が定様
式データを処理することはできない。これは、テキス１
〜処理装置が上位データ処理装置に接続された制御装置
に関連するプロトコルをサポートしていないからである
。

従って本発明の目的は、出方に先立ってリンクデータを
処理できる拡張機能を持ったテキスト処理装置を含む統
合データ処理／テキスト処理システムを提供することに
ある。

［問題点を解決するための手段］ 本発明に従う統合データ処理／テキスト処理システムは
、上位データ処理装置として使用される中央処理装置、
複数の入出力端末、およびこれらの入出力端末に各々接
続可能な複数のボートを有し各入出力端末と中央処理装
置との間のデータ転送を制御する制御装置を備えている
。本発明の特徴として、少なくとも１つの入出力端末は
、上述゛のポー１〜の１つと当該入出力端末とを相互接
続する支援論理手段と、この支援論理手段に接続され、
中央処理装置から送られてきたデータまたは中央処理装
置へ送るデータを記憶するバッファと、このバッファお
よび支援論理手段に接続されたテキス１−処理装置と、
データおよびテキスト文字情報を出力する手段と、テキ
ス１−処理装置にバッファ内のデータを処理させるため
の入力手段とを含んでいる。

［実施例コ 本発明に従う統合データ処理／テキスト処理システムの
構成を第１図に示す。このシステムは］−白息上の中央
処理装置（（、ＰＵ）１０および］２を含んでいる。こ
れらのＣＰＵ１０および１２には、複数の制御装置１６
を介して複数の人出カ端末１４が接続される。本発明の
良好な実施例においては、制御装置１６は接続されてい
る入出力端末と１台以」二のＣＰＵとの間のインタフェ
ースおよびマルチプレクサとして働く。このような制御
装置は公知であり、例えばＩＢＭ３２７４制御装置があ
る。これはディスプレイ、逐次マトリックスプリンタ、
ラインプリンタなどを３２台まで接続できる。

第１図のシステムは、複数の制御装置１６ｃを１台以」
二のＣＩ）　Ｕに接続する通信マルチプレクサ１、８　
ａも含んでいる。制御装置１６　ｃはモデムリンク２０
によって通信マルチプレクサ１．８　ａに接続され、通
信マルチプレクサ１８ａは構内チャネルリンク２２によ
ってＣＰＵ１２に接続される。

第１図の例では、制御装置１６ａ於び１．６　ｂは構内
チャネルリンク２２を介してＣＰＵ１２於び１０に各々
接続されているが、制御装置１６ｃと同じくこれらを遠
隔地に配置する事も可能である。

従来、テキス１〜処理装置をＣＰＵに接続して、このＣ
ＰＵのディスプレイ端末として働かせることが知られて
いる。このような従来例を参考のため第１図の上部に示
しである。即ち、テキスト処理装置２４および関連する
ディスプレイ／プリンタ端末２６がモデムリンク２８、
通信マルチプレクサ１８ｂおよび構内チャネルリンク２
２を介してＣＰＵｌ０に接続されている。テキスト処理
装置２４は、開始されたテキス１〜処理セツションから
データ処理セツションへの切替えが可能である。

その際、テキス１〜処理装置２４は接続されているＣＰ
Ｕｌ０に適合する制御装置および入出力端末をエミュレ
ー１−シ、かくてＣＰ　Ｕ　］−０の制御のもとにリン
クデータを処理する。ここで云う「リンクデータ」とは
データ処理に関連するデータを意味する。これに対して
、テキス１−処理に関連するデータを「テキスＩ−文字
データ」と云う。ただしこれらの定義は便宜上のものに
過ぎず、それらの間の区別はそれ程厳密ではない。なお
、テキスト処理装置２４によるエミュレーションについ
ては例えは特開昭５８−７２２６４号公報に詳しい。

テキス）〜処理装置を上位ＣＰＵのディスプレイ端末あ
るいはプリンタ端末として利用することは成る程度の成
功を収めているが、これまでは定様式データを処理して
からディスプレイへ出力したり、ＣＩ？　Ｕ伝送したり
することはできなかった。

これは基本的には、テキスト処理装置が上位ＣＰ（Ｊを
含むデータ処理システムにおける制御装置に関連するプ
ロトコルをサポートできない、というところに原因があ
る。

本発明に従う統合データ処理／テキス１−処理システム
ではこれか可能になる。各々の制御装置１６は複数のポ
ートを持っており、各ポートには入出力端末が１台ずつ
接続される。例えば、制御装置ｉｆ　ｉ　６　ａのポー
ｉ〜３０には同軸ケーブルを用いたデータリング（同軸
リンク）３４を介して通常のテキスト処理装置３２が接
続されている。テキスト処理装置３２はディスプレイま
たはプリンタのような出力装置３６を含む詳細について
はあとで述べるが、テキス１〜処理装置３２を用いて、
出力装置３６へ出力すべきデータまたは同軸リンク３４
を介してＣＰＵ１２へ伝送すべきデータを処理すること
ができる。勿論、テキスト処理装置３２は、本来のテキ
スト処理も可能である。

第１図のシステムにおいては、少なくとも１台の入出力
端末１４がＣＰＵに関連する１対の出力装置をエミュレ
−１〜するのに、使用される。このような出力装置の対
としては、例えばＩ　ＢＭ３２７８テイスプレイ装置お
よびＩＢＭ３２８７プリンタがある。これらはいずれも
Ｉ　ＢＭ３２７４制御装置に接続可能である。自身での
テキスト処理およびＣＰＵの制御のもとてのデータ処理
を両方共遂行するため、例えばテキスト処理装置３８は
同軸リンク４４および４６を介して制御装置１６ｂのポ
ート４０および４２に各々接続される。テキスト処理装
置３８は自身の端末としてディスプレイおよびプリンタ
Ｃ１つのブロック４８で示しである）を持っている。あ
とで詳述するように、テキス１〜処理装置３８を含む入
出力端末１４は、エミュレーションにより例えばＩＢＭ
３２７８ディスプレイ装置およびＩＢＭ３２８７プリン
タとして働く。

少なくとも１台の入出力端末を両方のＣＰＵ　１０およ
び１２に接続することもできる。第１図の例では、ディ
スプレイおよびプリンタ５６を有するテキス１〜処理装
置５４が同軸リンク５０および５２を介して制御装置１
６ａおよび１６ｂに接続され、それにより両方のＣＰＵ
ｌ０および１２と通信できるようになっている。上述の
２種エミュレーション能力は、上位ＣＰＵが１台か２台
かには関係がない。ＣＰＵｌ０および１２はいずれもエ
ミュレーションを行っている入出力端末を例えばＩ　Ｂ
Ｍ３２７８デイスプレイ装置およびＩＢＭ３２８７プリ
ンタとみなして動作する。云い換えれは、ＣＰＵ側から
は入出力端末が実際にはテキスト処理装置であることは
わからない。

入出力端末１４の構成例を第２図に示す。この入出力端
末１４はアダプタ部５８およびテキスト処理部６０を含
んでいる。テキスト処理装置置は主記憶装置６４に接続
された処理装置６２およびディスプレイバッファ６６を
含んでいる。ディスプレイバッファ６６の出力はディス
プレイ６８を駆動する。処理装置６２は両方向性のデー
タ母線７０を介して通信装置、キーボード、ディスケラ
１へ、プリンタなどにも接続される。通常は、処理装置
６２は通信装置やキーボー］くから人力されたテキス１
〜文字情報を主記憶装置６４（またはディスケラ１へ）
にあるプログラムに従って処理し、ディスプレイバッフ
ァ６６に書込んだり、プリンタへ送ったりする。ディス
プレイバッファ６６は処理されたテキス１〜文字情報を
ディスプレイ６８へ出力する。このように、本発明に従
って設けられたアダプタ部５８を除くと、第２図は通常
のテキス１〜処理システムとして動作する。

アダプタ部５８は支援論理回路７２および７４ならびに
リングバッファ７６を含んでいる。本発明に関する限り
、支援論理回路７４はオプションであって、別になくて
もよい。支援論理回路７２および７４は各々同軸リンク
４４および４６を介して制御装置］−６ｂに接続される
（第１図参照）。

リンクバッファ７６は、両方内接のデータ母線８２およ
び８４を介して支援論理回路７２および７４とリンクデ
ータをやりとりする第１−バッファ部７８および第２バ
ッファ部８０を含む。リンクバッファ７６は両方向性の
データ母線８６を介して処理装置６２にも接続される。

」二連のようにディスプレイバッファ６６およびリンク
バッファ７６を別々に設けておくと、同軸リンク４４お
よび４６を介してやりとりされるリンクデータの処理が
容易になる。上位ＣＰＵに接続可能な従来のディスプレ
イまたはプリンタにおいては、ＣＰ　Ｕから伝送されて
きたデータは一般に直接出力の方へ送られる。例えはＩ
　ＢＭ３２７８デイスプレイ装置では、ＣＰ　Ｕからの
リンクデータは簡単な信号処理の後、直接ディスプレイ
バッファに書込まれる。これに対して、第２図のアダプ
タ部５８はリンクバッファ７６を含んでおり、ディスプ
レイやプリンタへ出力すべきリンクデータ又はＣＩ）　
Ｕへ伝送すべきリンクデータは一旦リンクバツファ７６
に書込まれる。このように、第２図の入出力端末１４で
は、リンクデータが直接ディスプレイバッファ６６に書
込まれることはないので、処理装置６２はディスプレイ
またはプリンタへの出力の前に、リンクデータに対して
何らかの操作を加えることができる。例えは、いず才１
かのＣＰＵに付随してデータベースが設けられていると
、このデータベースをアクセスしてリンクデータを取出
し、それを様式化した後、表示、印刷あるいはディスケ
ラ１〜への記録を行うことができる。また、処理装置６
２でリンクデータをわかり易い言語に変換′し、それを
ディスプレイ６８の画面で表示することも可能である。

明らかにこのようなリンクデータ処理は入出力端末の機
能を高め、統合データ処理／テキスト処理システムの融
通性を増す。入出力端末でのリンクデータの処理は上位
ＣＰＵに対してはトランスペアレントであり、上位ＣＴ
）　Ｕては伝送したリンクデータが表示などの前に処理
されたかどうかはわからない。もちろん、リンクデータ
処理の例は上述のものたけに限らず、例えは処理装置６
２はテキス１へ文字情報と同程度にリンクデータを処理
できる。

普通は、各々の制御装置１６には同軸リンク当り１台の
入出力端末１４しか接続できない。従って、アダプタ部
５８に複数の支援論理回路７２および７４を設けておき
、それらによって入出力端末」４を１台以上の制御装置
１６に接続すれは、入出力端末１４でＣＰＵに適合する
複数の周辺装置を同時に１１つ独立してエミュレ−１−
することができる。第２図の例では、２つの同軸リンク
４４および４６が各々支援論理回路７２および７４に接
続されているから、この入出力端末１４は例えは２台の
１８Ｍ３２７８デイスプレイ装置、２台のｉ　Ｂ　Ｍ　
３２８７プリンタ、またはこれらを１台ずつエミュレ−
１〜することができる。前述のように、アダプタ部５８
にはリンクバッファ７６が設けられているため、この２
種エミュレーション機能は上位ＣＰＵに列しては完全に
１ヘランスペアレン１〜である。

アダプタ部５８の詳細を第３図に示す。支援論理回路７
２は同軸リンク４４に接続されたリンクインタフェース
回路８８およびプロ１ヘコル制御回路９０を含み、それ
らの間には両方向性のデータ母線９２が接続されている
。同様に、支援論理回路７４は両方向性のデータ母線９
８によって接続されたリンクインタフェース回路９４於
びプロトコル制御回路９６を含む。リンクインタフェー
ス回路９４は同軸リンク４６に接続されている。リンク
インタフェース回路８８および９４は直列化／並列化機
能の他に符号化／復号機能も持っており、プロ１〜コル
制御回路９０および９６は、第１図のシステムにおける
所定のプロ１−フルに従ってＣＰ　Ｕと当該入出力端末
との間のデータ伝送を制御する。これらの詳細について
は後で説明する。

プロ１〜コル制御回路９０および９６は、両方向性のア
ドレス母線１０２を介してリンクバッファ７６および第
１トランシーバ１００に接続され、更に両方向性の専用
データ母線１０８を介してリンクバッファ７６、第２１
−ランシーバ１０４および優先制御回路１０６に接続さ
れる。プロトコル制御回路９０および９６と優先制御回
路１０６との間には制御線１１０も接続されている。第
１トランシーバ］−〇〇、第２トランシーバ１０４およ
び優先制御回路１０６は各々両方向性のアドレス母線１
１４、データ母線１１６および制御母線１１８を介して
処理装置６２に接続される。

動作にあたっては、リンクインタフェース回路８８およ
び９４は２組直列リンタデータの符号化、復号および増
幅を行い、更にデータを同軸リンク４４および４６へ送
り出すための駆動手段を含んでいる。またリンクインタ
フェース回路８８および９４はリンクデータ流の直列化
および並列化を行い、プロ１〜コル制御回路９０および
９６に必要なすへてのタイミングを与え、受信したリン
クデータをアダプタ部５８の内部タイミングと同期させ
、更に両インタフェースの調和したタイミングでリンク
データを伝送する。

プロトコル制御回路９０および９６は、当該入出力端末
がリンク側からは通常のディスプレイまたはプリンタに
みえるようなデータ操作および制御を行う。詳細はあと
で述べるが、各々のプロトコル制御回路９０および９６
は関連するリンクインタフェース回路８８および９４か
ら同期したワードを並列形式で受取り、該ワードに必要
な処理操作を決定する。もしワードが有効指令であれば
、データ取出しあるいは何らかの内部制御線の条件付け
といった指令の実行に必要な操作を行う。プロ１〜コル
制御回路９０および９６はまた応答を生成し、各々のリ
ンクインタフェース回路８８および９４を介して送り出
す。

優先制御回路１０６の機能は、テキスト処理装置のディ
スプレイおよびプリンタに対して内部時間スロツ１へを
割当てることである。特に、２つのリンクおよび制御母
線１１８のタイミングがすべて互いに非同期なため、専
用データ母線１．０８へ時間スロットを割振ることによ
ってすべてのインタフェースによるリンクバッファ７６
への適時のアクセスが可能になる。優先制御回路１０６
は優先順位に基いて各々の装置に時間スロットの使用を
許可する。処理装置６２にリンクバッファ７６のアクセ
ス権かり、えられると、処理装置６２はその中に記憶さ
れているリンクデータを処理することができる。優先制
御回路１０６はまたアダプタ部５８の主タイミングなら
びにデータ移動のための主クロックおよび従クロツタを
与える。

１−ランシーバ１００および１０４は両方向性のアドレ
ス母線１１４およびデータ母線１１６上の信号をアダプ
タ部５８での使用に適した形に変換ずろ。

以４二のように、アダプタ部５８はリフタプロ１−コル
レ；従って処理装置によるリンク資源のアクセスおよび
制御を可能になるためのすべてのハードウェアを備えて
いる。アダプタ部５８は２つの同＋１５リンクで要求さ
れるタイミング仕様を満たしているが、テキスト処理装
置のソフトウェアによるリンクの維持を可能にしている
。

リンクインタフェース回路８８およびプロ１〜コル制御
回路９０の概要を第４図に示す。リンクインタフェース
回路９４およびプロトコル制御回路９６もこれと同じで
ある。

第４図において、同軸リンク４４はコンデンサ１２２を
介して駆動／受信回路１２０に接続されている。リンク
インタフェース回路８８は受信制御モジュール１０１お
よび送信制御モジュール１−０３へクロック信号を供給
するための発振器（○５Ｃ）１２４も含む。モジュール
１０１および１０３の出力は別のインタフェース制御モ
ジュール１０５へ供給される。動作にあたっては、駆動
／受信回路１２０はリンクデータの符号化および復号を
行い、受信制御モジュール１０］はリンクデータを並列
化し、送信制御モジュール１０３はリンクデータを直列
化する。同軸リンク４４からは例えば１２ピツ１への直
列データワードまたはプロトコル指令がリンクインタフ
ェース回路８８へ供給される。受信データは駆動／受信
回路１２０で復号され、受信データ線１０７を介して受
信制御モジュール１０１へ送られ、そこで付随している
同期ビットおよびパリティビットが除去される。

多重化されたデータワードは次いでインタフェース制御
モジュール１０５へ転送され、そこで非直列化される。

ワードは次いで両方向性のデータ母線１０９を介してプ
ロ１〜コル制御回路９ｏへ供給される。

プロトコル制御回路９０は２つのモジュール即ち制御モ
ジュール１］１およびレジスタモジュール１１３を含ん
でいる。これらのモジュールは両方向性のアドレス母線
１０２、データ母線１０８および制御母線１１０へ各々
接続される。制御モジュール１［１は関連するリンクイ
ンタフェース回路と３８からデータ１す線１０９を介し
て同期されたワードを受取り、そのワードに関して必要
な操作（データの取出し、選択された内部制御線の活動
化など）を決定する。制御モジュール１１１はまた応答
を作成してリンクインタフェース回路８８の送信制御モ
ジュール１０３へ送る。送信制御モジュール１０３は制
御モジュール１１１から受取った並列応答ワードを直列
化し、送信データ線１１５を介して駆動／受信回路１２
０へ送る。

制御モジュール１１１から送信制御モジュールへ向かう
制御母線１１７はリンクインタフェース回路８８を制御
するための種々の制御信号を転送する。例えばラップモ
ード信号が出されると、リンクインタフェース回路８８
はラップモー１く状態に入り、ラップ送信信号が出され
ると、受信データを制御装置およびＣＰ　Ｕへ送り返す
。

制御モジュール１１１とレジスタモジュール１］−３と
の間にも各々複数の線からなる制御母線１１９および１
２１が設けられている。制御母線１１９は、関連する制
御装置１６からボール応答指令を受取ったこと、機能誤
りが生じたことなどをレジスタモジュール１１３に知ら
せる。制御母線１２１は、アドレス一致、ロールオーバ
ーなどのレジスタモジュール１１３の状況を制御モジュ
ール１１１に知らせる。制御モジュール１１１から出て
いるリレー制御線１２３は、同軸リンク４４をリンクイ
ンタフェース回路８８に接続するためのリレー（図示せ
ず）の開閉を制御する。

制御モジュール１１１の詳細を第５図に示す。

図示のように、制御モジュール１１１は所望のプロトフ
ルの実現に必要な多数の機能ブロックを含んでいる。例
えば、ＩＢＩＶ３３２７４制御装置と１８Ｍ３２７８デ
イスプレイ装置あるいはＩＢＭ３２８７プリンタとの組
合わせではｒＮＤＳＪ　と呼ばれるプロ１−コルが使用
されている。ＮＤＳは高速の非同期直列プロトコルであ
って、同軸リンクを介するデータ転送のビットレートは
２．３５８７ＭＩＩｚである。このプロトコルでは、１
ワードは１２ビットで構成され、その最初のビットおよ
び最後のピッ１−は各々同期ビットおよびパリティピッ
１〜になっている。制御装置１６から入出力端末１４へ
てられるワードは指令ワードまたはデータワードである
。入出力端末１４が指令ワードを受取ってから５．５マ
イクロ秒以内に応答しなければ、誤り状態が生じる。Ｎ
ＤＳプロトコル指令は同軸リンクからリンクバッファを
アクセスできるように設計されている。また入出力端末
のテキスト処理装置でエミュレートされている装置の状
況を監視したり修正したりする手段も設けられる。

第５図に示した制御モジュール１１１は」二連のような
ＮＤＳプロ１ヘコルの諸機能を実現するもので、受信レ
ジスタ１２６、指令デコーダ１２８、機能デコーダ１３
０、アドレスデコータ１３２、リンク制御レジスタ１３
４、Ａ　Ｌ　Ｕ　ｉ　３６、制御タイミング回路１３８
、ＥＡＢマスクレジスタ１４０、送信レジスタ１４２お
よび送受信データマルチプレクサ１４４を含んでいる。

これらの機能ブロック１２６〜１４２はＩ　８Ｍ３２７
８テイスプレイ装置あるいはＩＢＭ３２８７プリンタに
備えられている通常のもので、Ｎ　ＩＤ　Ｓプロ１−コ
ル指令に応答するのに用いられる。処理装置６２（第２
図）でこれらの装置の１つをエミュレ−１〜するために
、本実施例で新たに設けられたのがアダプタ構成レジス
タ１４６、アダプタ制御レジスタ１４８およびアダプタ
状況レジスタ１５０である。

これらのレジスタ、特にアダプタ制御レジスタ１４８は
、処理装置６２によるリンク機能のアクセスおよび制御
を可能にする。例えば、デイスプレイ画面の内容や状態
に影響を及ぼすリンク活動が検出されると、これらのレ
ジスタはソフトウェア制御のもとて処理装置６２に割込
みをかける。また処理装置６２の負担を減らすため、こ
れらのレジスタはディスプレイのどの部分が更新を必要
としているかを示す状況標識を与える。この機能は、リ
ンク活動が検出されたときにリンクバッファ７６からデ
ィスプレイバッファ６６へ転送しなければならないデー
タの量を制限する。リンクバッファ７６の内容はソフト
ウェア制御のもとてディスプレイバッファ６６へ転送さ
れる。

プロ１ヘコル制御回路９０のレジスタモジュール１１３
の一構成例を第６図に示す。このレジスタモジュール１
１３はプロトコルレジスタ１５２、ポール応答論理１５
４、アドレスカウンタ論理１５６およびデコーダ／制御
論理１５８を含んでおり、両方向性のアドレス母線１０
２、データ母線１、０８および制御母線１１０に接続さ
れている。

なお制御モジュール１１１への接続は省略しである。処
理装置によるリンクへのアクセスを、容易にするための
ポール応答論理１５４以外の機能ブロックは従来のＮＤ
Ｓプロトコルで利用されている通常のものであるから、
詳細については省略する。

ポール応答論理１５４の詳細を第７図に示す。

この回路は制御論理レジスタ１６０、キーボードＦＩＦ
Ｏ制御レジスタ１６２、キーボードＦＩＦＯレジスタ１
６４および１６６、優先レジスタ６８、ポール応答レジ
スタ１７０および１７２、ならびに出力マルチプレクサ
１７４を含んでいる。

次に第４図〜第７図に示したハードウェアの動作の一例
を説明する。ここでは、プロトコル制御回路９０の制御
モジュール１１１が接続されているディスプレイまたは
プリンタの状況を調べるために、関連する制御装置１６
によって連続的にポーリングされるものとする。ポーリ
ングは周知のように、前回のポーリングから今回のポー
リングまでの間に当該端末において何らかの活動があっ
たかどうかを照会するものである。制御モジュール１１
１は、リンクバッファ７６にあるリンクデータをＣＰＵ
へ転送することを要求する読取り指令、またはＣＰＵか
らリンクバッファ７６へのリンクデータの転送を行う書
込み指令を受取ることもある。

前述のように、５．５マイクロ秒以内にポール応答を返
さないと誤り状態が生じるので、制御モジュール］−１
１がポーリングされる前に予め幾つかのポール応答をセ
ラ１−アップしておく必要がある。これらのポール応答
は処理装置６２によって第７図のレジスタ１７０および
１７２にセットアツプされ、優先レジスタ１６８によっ
て優先順位をつ番ブられる。従って、制御装置１６によ
るポーリングがリンクインタフェース回路で検出される
と、制御モジュール１１１はそれに応答して必要な情報
を関連する制御装置］６へ送るためにボール応答レジス
タをアクセスする。キーボードＦＩＦＯレジスタ１６４
および１６６はキーボードＦＩＦＯ制御１６２と一緒に
なって、処理装置からのキーストローク入力をバッファ
し、キーストロークのオーバーランを検査する。キーボ
ードＦＩＦＯレジスタ１６４および１６６を使用すると
、キーストローク情報をトランスペアレント形式でデー
タリンク、へ供給することができる。

書込み指令が受取られた場合は、制御モジュール１］１
はリンクインタフェース回路での解読結果に応答して、
リンクバッファ７６の関連部分をアクセスし、リンクデ
ータの受取りに備える。次いで受信データが両方向デー
タ母線１０８を介してリンクバッファ７６へ転送さ才し
、レジスタモジュール１１３から両方向ア（−シス母線
１０２を介して供給されるアドレス信号の制御のもどに
リンクバッファ７Ｇに書込まれる。読取り指令の場合は
りンクデータがリンクバッファ７Ｇから読取られ、同軸
リンクを介して関連する制御装置１６へ送られる。

［発明の効果］ リンクデータはすべて一旦リンクバツファに書込まれる
ので、例えはキーボードからキース１−ローク情報を入
力することによってリンクデータを処理することができ
る。処理の例としては、リンクデータをリンクバッファ
からディスケットへ転送すること、テキスト処理装置の
主記憶装置に記憶されているプログラムに従ってリンク
データの形式を他の適当な形式に変換すること、などが
ある。キーボードだけでなく、外部の通信装置からの情
報を用いてリングデータを処理することもできる。エミ
ュレーションなしでＣＰＵに接続可能な通常のディスプ
レイやプリンタにはこのような処理能力はなく、従って
本発明における入出力端末は拡張機能を持っていると云
える。しかもこの拡張機能の実現にはＣＰＵの助けを全
く必要としない。言い換えれば、拡張機能はＣＰＵに対
してはトランスペアレントである。

【図面の簡単な説明】

第１図は本発明に従う統合データ処理／テキス１〜処理
システムを示すブロック図。 第２図は入出力端末１４の構成を示すブロック図。 第３図はアダプタ部５８の構成を示すブロック図。 第４図ないし第７図はアダプタ部５８の詳細を示すブロ
ック図。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　頓　　宮　　孝　　−（外１名）

Claims (1)

1. 【特許請求の範囲】 中央処理装置、複数の入出力端末、および該入出力端末
   に各々接続可能な複数のポートを有し該入出力端末と前
   記中央処理装置との間のデータ転送を制御する制御装置
   を備え、前記入出力端末の少なくとも１つが、 前記ポー１〜の１つと当該入出力端末とをオ■互接続す
   る支援論理手段と、 前記支援論理手段に接続され、前記中央処理装置から送
   られてきたデータまたは前記中央処理装置へ送るデータ
   を記憶するバッファと、前記バッファおよび前記支援論
   理手段に接続されたテキス１へ処理装置と、 前記テキス１〜処理装置に接続され、前記データおよび
   テキスト文字情報を出力する手段と、前記テキスト処理
   装置に接続され、前記テキスト処理装置に前記データを
   処理させるための入力手段と、 を具備することを特徴とする統合データ処理／テキスト
   処理システム。