JPH02187031A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、半導体装置の製法に関する。

さらに詳しくは、半導体素子の多層配線の改良に関する
。

（ロ）従来の技術 従来、半導体装置の多層配線は、第１５図に示すように
半導体基板３０の表層に形成されたソース／ドレイン３
２上に１）ｓＧ（１）含有５ｉｆｔ）もしくはＩ’３Ｐ
ＳＧ　（１３，Ｐ含有５ｉｆｔ）の層間絶縁層３３を形
成し、この層間絶縁［３３にコンタクト穴を開孔した後
約１０００℃の熱処理を施して前記コンタクト穴のエツ
ジを軟化処理によってまるめ、前記コンタクト穴及びｆ
ｌｆＪ記層間絶縁層３３上にコンタクト部における金属
と半導体との反応を防ＩＬするバリア膜としてのＴｉＷ
膜３４を、次いでこの上にＡｌ−８ｉ配線層３５を積層
し、更に前記Ａｌ−９ｉ配線層３５を積層面−面に層間
絶縁層３６を形成し、この層間絶縁層３６にピアホール
を開孔し、このピアホール及び前記層間絶縁層３６上に
Ａｌ−８ｉ配線層３７を積層して形成されている。

（ハ）発明が解決しようとする課題 前記従来の半導体素子の多層配線は、ＴｉＷ膜及びＡ　
Ｉ　＝Ｓ　ｉ配線層がコンタクト穴又はピアホールの段
差部において膜厚の低下を起こしやすく、膜厚の低下し
たｒＩＷ膜はシリコン基板とΔ１−５ｉ層間でのＳｉと
Ａｔの反応を防止することができずシリコン基板からＡ
ｌ−５＋配線層へ拡散して過飽和になったＳｉがコンタ
クト部にエピタキシャル成長してコンタクト抵抗を上昇
させ、膜厚の低下したＡｌ−８ｔ配線層は、断線不良が
発生しやすく、特に第１２図に示すようにコンタクト穴
やピアホールにおいて位置合わＵ・ずれが生じると第１
６囚人に示すように特に断線が起こりやすく、また第１
６図１３に示すように２層目の配線のエツチングにおい
て、露出した１層目の配線がエツチングされ断線を引き
起こすという不都合があり、位置合わせずれを防ぐため
には第１７図に示すようにコンタクト穴又はピアホール
形成において配線層に位置合わせ用マージン（余地用の
縁）を必要とし、配線間距離を短小化できないという問
題があった。また配線層が耐熱性に劣るＡＩ系金金属行
われているため配線層の多層化に伴って必要な９００℃
を越える層間絶縁層の表面平坦化処理ができないという
欠点があった。

この発明は、１１１ｊ記問題を解決するためになされた
ものであり、多層配線の耐熱性を向上し、配線層の断線
を防止し、位置合わせ用マージンを除去して配線間距離
を短小化して信頼性が高くかつ集積度の高い半導体装置
を提供しようとするものである。

（ニ）課題を解決するための手段 この発明者らは、多層配線の配線層の耐熱性向」二と多
層配線を汀する半導体素子のコンタクト穴及びピアホー
ルにおける急激な配線層の段差を解消する方法について
鋭意研究を行ったところ、ソース及びドレイン上にシリ
サイド（ＷＳｉｘ）膜を付設したシリコン基板上に層間
絶縁層を形成してこの層間絶縁層に前記Ｗ　Ｓ　ｉ　を
膜に達するコンタクト穴を形成し、このコンタクト穴に
選択ＣＶＤ法によってタングステンを選択的に埋込み、
このタングステンと接続するように前記層間絶縁層上に
タングステン層施し、更にこの上に層間絶縁層を形成し
てピアホールを開孔し、このピアホールに選択ＣＶＤ法
によってタングステンを選択的に埋込んで配線した多層
配線を有する半導体素子の配線層は、９００℃以上の耐
熱性を示し、コンタクトにおける膜厚低下がなく、配線
工程においてコンタクト穴及びピアホールの位置合わせ
ずれによって断線を引き起こすことなく上下の配線を接
続４°ろことかできるという事実を見出しこの発明に至
った。

この発明によれば、半導体素子が形成された半導体基板
上に層間絶縁層を介して配線層が形成され、所望により
この配線層上にさらに層間絶縁層を介して１又は複数の
配線層が形成された多層配線型の半導体素子からなり、
前記配線層が、前記層間絶縁層を貫通ずる穿孔部に埋設
されたタングステンによって該穿孔部の上下において電
気接続され、かつ前記層間絶縁層上にパターン化された
導電性チタン化合物薄膜を介在させて堆積されたタング
ステン層で構成されてなる半導体装置が提供される。

この発明においては、半導体素子が形成された半導体基
板上に層間絶縁層を介して配線層が形成され、所望によ
りこの配線層上にさらに層間絶縁層を介してｌ又は複数
の配線層が形成された多層配線型の半導体素子からなる
。前記半導体素子は、例えばソース、ドレイン、ゲート
等を挙げることができる。ｎ１１記半導体基板は、例え
ば５ｔＳＧｅ、ＧａＡｓ％Ｇａｐｓ　　ｌ　ｎＳｂ等を
用いることができる。前記層間絶縁層は、通常５０００
人〜２００００人の膜厚を有し、例えば５ｉＮ１ＳｉＯ
ｚ、５ｉＯＮ、ＰＳＧ、Ｂｒ’ＳＧ等を用イテプラズ？
’ＣＶＤ。

熱ＣＶ　Ｄ等によって形成することができろ。

この発明においては、前記配線層が、ｎｊｊ記層間絶縁
層を貫通ずる穿孔部に埋設されたタングステンによって
該穿孔部の上下において電気接続され、かつ前記層間絶
縁層上にパターン化された導電性チタン化合物薄膜を介
在させて堆積されたタングステン層で構成される。

前記穿孔部は、例えばＲＩＥ法、ＩＩＥ法とエッチバッ
ク法との併用等によって前記層間絶縁層を貫通して形成
することができ、通常直径０．６〜２．０μｍ１深さ０
．５〜２．０μｍの外径を有するのが適してい前記タン
グステンは、前記穿孔部に、例えば選択ＣＶＤ法等によ
りタングステンを埋込んで形成するのが適しており、該
穿孔部の上下において電気接続されるのが適している。

前記導電性チタン化合物薄膜は１、この上に堆積するタ
ングステン層を所定の配線パターンに堆積させるタング
ステシ親和性の材料であって、例えばＴＩＷＳＴｉＮ等
を前記層間絶縁膜上に、通常１０００〜３０００人の膜
厚に堆積させ、ホトリソグラフィ法によってエツチング
して所定の配線パターンに形成して用いることができる
。前記タングステン層は、例えば選択ＣＶＤ法を用いて
前記導電性チタン化合物薄膜上にこの導１１性チタン化
合物Ｒ膜のパターンと同様のパターンを付されて、通常
２０００〜５０００人の膜厚に堆積４°ることができる
。

（ホ）作用 タングステン配線層が、９００℃を超える層間絶縁層の
表面平坦化処理に対して耐熱性を示し、まノこコンタク
ト穴及びピアホール内に選択的に埋込まれたタングステ
ンが配線層接続部の膜厚を上げかつ位置合わＵ−ずれの
断線が生じることなくこれを接続する。

（へ）実施例 この発明の実施例を図によって説明する。

まず、第２図に示すようにシリコン基板ｉ上に、素子間
を分離する５ｉｎｓ絶縁ＨＪ２をＬＯＣＯＳ法によって
形成し、次に絶縁膜３ａを介してゲート電極用ポリシリ
コンＰ６を形成し、このポリシリコン層６に近接するシ
リコン基板１内にイオン注入してｎ−層４ａ、５ａを形
成し選択ＣＶＤ法によってポリシリコン層に隣接してＳ
ｔｏｗ層３ｂ全３ｂし、再びイオン注入によってｎ°層
４，５を形成してソース４及びドレイン５とする。次に
シリコン基板及びポリシリコン層６の上にタングステン
膜を形成し、熱処理によって前記タングステン膜をＷＳ
ｉ２層７に転換し、この上にＰＳＧもしくは、［ＩＰＳ
Ｇの層間絶縁層３を熱ＣＶＤ法によって形成し、この眉
間絶縁膜３を１０００℃でリフローイング処理を行い平
滑化する。次にｗｓｔｔ層７に信号伝搬らしくは電圧印
加しうる配線のためのコンタクト穴８を開孔する。

次に、第３図に示すように前記コンタクト穴８にタング
ステンを選択ＣＶＤ法によって埋込む。

次に、第４図に示すようにスパッター法によってＴｉＷ
膜を膜厚１０００人に堆積させ、ホトリソグラフィー法
によって配線パターン、化した’ｒ！Ｗ膜１０全１０す
る。

次に、第５図に示すようにｎｊＩ記配線パターン化した
’ｌ’　ｉ　ＷＨ１０をシードとしてタングステンの選
択ＣＶＤ法により前記ＴｉＷ膜１０の上にタングステン
層を被着させタングステン配線層１１を形成する。

次に、第６図に示すように前記タングステン配線層１１
の上に熱分解ＣＶＤ法によりＰＳＧもしくはＢｒ’ＳＧ
を堆積し、その表面を１０００℃でリフローイング処理
し、続いてエッチバック法によって平坦化して層間絶縁
層１２を形成する。

次に、第７図に承り”前記層間絶縁層１２にタングステ
ン配置層１１に達するピアホールを開孔後、このピアホ
ールに選択ＣＶＤ法によってタングステンを埋込みタン
グステン配線層１３を形成する。

次に、第８図に示すように前記’Ｉ’ｉＷ膜１０と同様
にして所定のパターンのＴｉＷａ１４を形成する。

次に、第９図に示すように前記タングステン配線層ＩＩ
と同様にして’１’　ｉ　ｗｅ　ｌ　４をシードとして
この上にタングステン配線層１５を形成する。

次に、第１０図に示すように、前記層間絶縁層１２と同
様にして層間絶縁層１６を形成する。

次に、第１１図に示すように前記タングステン配線Ｗａ
１３と同様にして深さの異なるビヤホールのエツチング
及びタングステンの埋込みはエツチングにおける選択比
を適宜選択し、更にエッチバック法を併用してタングス
テン配線［１７を形成する。

次に、第１図に示すようにスパッタリング法によってＡ
ＱＭを形成し、ホトリソグラフィーによって配線のパタ
ーン化を行い、ＡＱ配線層１８を形成して多層配線を有
する半導体装置を作製する。

得られた半導体層は、タングステン配線層に膜厚の低下
がなく、断線が無いことを確認した。また第１２図に示
すように位置合わせずれを生じた配線接続用ビヤホール
においても、第１３図に示すように膜厚低下及び断線が
発生しないことが分かり、コンタクト及びビヤホール部
における配線の位置合わせマージンを除去して配線間距
離を３０％短小化できることを確認した。

更に第１４図に示すようにコンタクトの上にコンタクト
を配役できることを確認した。

（ト）発明の効果 この発明によれば、多層配線に用いるタングステン層が
９００℃を超える層間絶縁層の表面平坦化処理に対して
耐熱性を示すので、表面平坦性に優れた層間絶縁層上に
配線層を形成することができ、コンタクトにおける配線
の膜厚低下がないので配線の断線を解消でき、 コンタクトにおける位置合わせずれを生じても配線層の
断線が起こらないので位置合わせマージンを除去して配
線間距離を短小化でき、更にコンタクトの上にコンタク
トの形成ができるので信頼性が高くかつ集積度の高い半
導体装置を提供することができる。

【図面の簡単な説明】

第１図は、この発明の実施例において作製した多層配線
を有する半導体装置の説明図、第２図〜第１１図は、こ
の発明の実施例において作製した多層配線を有する半導
体装置の製造工程説明図、第１２図は、配線層の接続部
における位置合わせずれを示す説明図、第１３図は、こ
の発明における第１２図の位置合わせずれを生じた配線
層の接続部の説明図、第１４図は、この発明の配線層の
態様説明図であり、コンタクトの上にコンタクトを配設
した説明図、第１５図は、従来の多層配線を有する半導
体装置の説明図、第１６図は、従来の、第１２図の位置
合わせずれを生じた配線の接続部を示す説明図であり、
Ａ及びＢはそれぞれ第１２図のＡ及びＢ、に対応する接
続部の説明図、第１７図は、従来の位置合わせマージン
の説明図である。 Ｉ・・・・・・シリコン基板、　　２・旧・・ＳｉＯ＊
絶縁ｎ１３・・・・・・層間絶縁層、　　　４・・・・
・・ｎ０層（ソース）、５・・・・・・ｎ゛層（ドレイ
ン）、７・・・・・・ｗ　ｓ、　ｉ　、１．８・・・・
・・コンタクト穴、 ９・・・・・・タングステン配線層、 １０、ＩＯａ、ｊｏｂ、ｌＯｃ”・ＴｉＷ膜、Ｉｆ、Ｉ
　Ｉａ、ｌｌｂ、ｌｌｃ ・・・・・・タングステン配線層、 １２・・・・・・層間絶縁層、 １３．１３ａ、１３ｂ、１３ｃ ・・・・・・タングステン配線層、 １４　、　　ｌ　４　ｃ−Ｔ　ｉＷ膜、１５．１５ｃ・
旧・・タングステン配線層、１６・・・・・・層間絶縁
層、 １７．１７ｃ・・・・・・タングステン配線層、１８・
・・・・・、ｌ配線層、１９・・・・・・層間絶縁層、
２０．２０ａ・・・・・・配線層、 ２１・・・・・・ピアホール、 ２２・・・・・・位置合わＵ゛マージン儒７図 ！Ｓ１０図 免８図 第１１図 ！９図 銅１図 ！１！２図 兜３図 第１３ 図 乗１４図 兜４図 第１５図 第１７図

Claims (1)

【特許請求の範囲】
1. １、半導体素子が形成された半導体基板上に層間絶縁層
   を介して配線層が形成され、所望によりこの配線層上に
   さらに層間絶縁層を介して１又は複数の配線層が形成さ
   れた多層配線型の半導体素子からなり、前記配線層が、
   前記層間絶縁層を貫通する穿孔部に埋設されたタングス
   テンによって該穿孔部の上下において電気接続され、か
   つ前記層間絶縁層上にパターン化された導電性チタン化
   合物薄膜を介在させて堆積されたタングステン層で構成
   されてなる半導体装置。