JPH02186795A - 電子交換システムの局データ作成方法 - Google Patents
電子交換システムの局データ作成方法Info
- Publication number
- JPH02186795A JPH02186795A JP491089A JP491089A JPH02186795A JP H02186795 A JPH02186795 A JP H02186795A JP 491089 A JP491089 A JP 491089A JP 491089 A JP491089 A JP 491089A JP H02186795 A JPH02186795 A JP H02186795A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- station data
- office data
- memory
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、蓄積プログラム制御方式における電子交換シ
ステムの局データ作成方法に関する。
ステムの局データ作成方法に関する。
一般に、電子交換システムは複数の交換局から構成され
、複数の交換局にはそれぞれプロセッサが設けられてい
る。そして、それぞれの交換局において局データが作成
されている。この場合、電子交換システムに実装されて
いるプロセッサ分の局データの作成しか行われていなか
った。これは、それぞれ実装されているプロセッサで自
局の局データを作成するように構成されているためであ
る。
、複数の交換局にはそれぞれプロセッサが設けられてい
る。そして、それぞれの交換局において局データが作成
されている。この場合、電子交換システムに実装されて
いるプロセッサ分の局データの作成しか行われていなか
った。これは、それぞれ実装されているプロセッサで自
局の局データを作成するように構成されているためであ
る。
ところが、従来の局データ作成方法では、実装されてい
るプロセッサ分の局データの作成しかできないので、プ
ロセッサ台数の異なる複数の電子交換システムの局デー
タを作成することができない。従って、実装プロセッサ
台数の多いシステムの局データは、オフラインの作業に
頼らざるを得ないという欠点があった。
るプロセッサ分の局データの作成しかできないので、プ
ロセッサ台数の異なる複数の電子交換システムの局デー
タを作成することができない。従って、実装プロセッサ
台数の多いシステムの局データは、オフラインの作業に
頼らざるを得ないという欠点があった。
本発明は、電子交換システムに実際には存在しない仮想
プロセッサの局データ作成のために、仮想プロセッサを
実装プロセッサに割り付けするためのプロセッサ実装番
号変換情報を格納するメモリを設け、その仮想プロセッ
サの局データ作成の際に、メモリを参照して実装プロセ
ッサを特定し、その特定した実装プロセッサ上で仮想プ
ロセッサの局データをオンラインで作成し、その作成し
た局データを外部メモリに格納するようにしたことを特
徴とする。
プロセッサの局データ作成のために、仮想プロセッサを
実装プロセッサに割り付けするためのプロセッサ実装番
号変換情報を格納するメモリを設け、その仮想プロセッ
サの局データ作成の際に、メモリを参照して実装プロセ
ッサを特定し、その特定した実装プロセッサ上で仮想プ
ロセッサの局データをオンラインで作成し、その作成し
た局データを外部メモリに格納するようにしたことを特
徴とする。
これにより、電子交換システム上に実際には存在しない
仮想プロセッサの局データを実装プロセッサ上でオンラ
インで作成することが可能となり、さらに作成した局デ
ータを外部メモリに格納することにより、任意の台数の
プロセッサの局データが作成可能となる。
仮想プロセッサの局データを実装プロセッサ上でオンラ
インで作成することが可能となり、さらに作成した局デ
ータを外部メモリに格納することにより、任意の台数の
プロセッサの局データが作成可能となる。
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の局データ作成方法の処理動作を示す流
れ図である。まず、作成しようとする局データは仮想プ
ロセッサのものであるか実装プロセッサのものであるか
を判定する（ステップ■）。
れ図である。まず、作成しようとする局データは仮想プ
ロセッサのものであるか実装プロセッサのものであるか
を判定する（ステップ■）。
実装プロセッサにはそれぞれ異なるプロセッサ番号が与
えられており、また、仮想プロセッサにもそれぞれ異な
るプロセッサ番号が与えられており、このプロセッサ番
号により、実装プロセッサのものか仮想プロセッサのも
のかを判別する。
えられており、また、仮想プロセッサにもそれぞれ異な
るプロセッサ番号が与えられており、このプロセッサ番
号により、実装プロセッサのものか仮想プロセッサのも
のかを判別する。
作成しようとする局データが実装プロセッサのものであ
る場合は、従来と同様に該当する実装プロセッサで局デ
ータを作成する（ステップ■）。
る場合は、従来と同様に該当する実装プロセッサで局デ
ータを作成する（ステップ■）。
一方、作成しようとする局データが仮想プロセッサのも
のである場合は、プロセッサ実装番号変換情報を格納し
ているメモリを参照する（ステップ■）。第２図はその
メモリの構成を示すものである。第２図に示すように、
メモリは仮想プロセッサ番号に対応して実装プロセッサ
番号を記憶したプロセッサ番号対応表１１と、プロセッ
サ番号変換の処理が実行中であることを示す実行中表示
フラグ１２とから構成されている。なお、実行中表示フ
ラグが１のときは実行中であり、０のときは非実行中で
あることを示す。
のである場合は、プロセッサ実装番号変換情報を格納し
ているメモリを参照する（ステップ■）。第２図はその
メモリの構成を示すものである。第２図に示すように、
メモリは仮想プロセッサ番号に対応して実装プロセッサ
番号を記憶したプロセッサ番号対応表１１と、プロセッ
サ番号変換の処理が実行中であることを示す実行中表示
フラグ１２とから構成されている。なお、実行中表示フ
ラグが１のときは実行中であり、０のときは非実行中で
あることを示す。
次に、メモリを参照して該当する仮想プロセッサの実装
プロセッサを特定するイステップ■）。
プロセッサを特定するイステップ■）。
例えば、作成しようとする局データが仮想プロセッサ番
号１のものである場合は、実装プロセッサ１が特定され
、以下同様に、仮想プロセッサ番号がｊであれば実装プ
ロセッサ２が、仮想プロセッサ番号がｋであれば実装プ
ロセッサ３が特定されることになる。
号１のものである場合は、実装プロセッサ１が特定され
、以下同様に、仮想プロセッサ番号がｊであれば実装プ
ロセッサ２が、仮想プロセッサ番号がｋであれば実装プ
ロセッサ３が特定されることになる。
そして、このメモリのプロセッサ番号対応表１１により
実装プロセッサが特定されると、実行中表示フラグを１
にし、その特定された実装プロセッサ上で仮想プロセッ
サの局データを作成する（ステップ■）。これにより、
作成された仮想プロセッサの局データは外部メモリに格
納される（ステップ■）。以上で局データ作成は終了す
るので、実行中表示フラグを０に戻す。
実装プロセッサが特定されると、実行中表示フラグを１
にし、その特定された実装プロセッサ上で仮想プロセッ
サの局データを作成する（ステップ■）。これにより、
作成された仮想プロセッサの局データは外部メモリに格
納される（ステップ■）。以上で局データ作成は終了す
るので、実行中表示フラグを０に戻す。
以上説明したように本発明によれば、電子交換システム
に実際には存在しないプロセッサの局データを実装プロ
セッサで作成することができるので、１つの電子交換シ
ステムでプロセッサ台数が異なる複数の電子交換システ
ムの局データを作成できる。
に実際には存在しないプロセッサの局データを実装プロ
セッサで作成することができるので、１つの電子交換シ
ステムでプロセッサ台数が異なる複数の電子交換システ
ムの局データを作成できる。
第１図は本発明の局データ作成方法の一実施例を示す流
れ図、第２図はプロセッサ実装番号変換情報を格納した
メモリの構成図である。 １１・・・・・・プロセッサ番号対応表、１２・・・・
・・実行中表示フラグ。
れ図、第２図はプロセッサ実装番号変換情報を格納した
メモリの構成図である。 １１・・・・・・プロセッサ番号対応表、１２・・・・
・・実行中表示フラグ。
Claims (1)
- 蓄積プログラム制御方式における電子交換システムの局
データ作成方法において、前記電子交換システムに実際
には存在しない仮想プロセッサの局データ作成のために
、前記仮想プロセッサを実装プロセッサに割り付けする
ためのプロセッサ実装番号変換情報を格納するメモリを
設け、前記仮想プロセッサの局データ作成の際に前記メ
モリを参照して実装プロセッサを特定し、その特定した
実装プロセッサ上で前記仮想プロセッサの局データを作
成し、その作成した局データを外部メモリに格納するよ
うにしたことを特徴とする電子交換システムの局データ
作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP491089A JPH02186795A (ja) | 1989-01-13 | 1989-01-13 | 電子交換システムの局データ作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP491089A JPH02186795A (ja) | 1989-01-13 | 1989-01-13 | 電子交換システムの局データ作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186795A true JPH02186795A (ja) | 1990-07-23 |
Family
ID=11596794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP491089A Pending JPH02186795A (ja) | 1989-01-13 | 1989-01-13 | 電子交換システムの局データ作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186795A (ja) |
-
1989
- 1989-01-13 JP JP491089A patent/JPH02186795A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0077619A1 (en) | Data-packet driven digital computer | |
| JPH02186795A (ja) | 電子交換システムの局データ作成方法 | |
| JPS62182822A (ja) | 自動運転方式 | |
| JP2590872B2 (ja) | タスクスケジュール方法 | |
| JP2552287B2 (ja) | システムバス方式 | |
| JPH06332724A (ja) | オブジェクト指向型システムにおける論理的単位の実装方式、及び実行多重度制御方式、並びに実行優先度制御方式 | |
| JP2002288149A (ja) | 並列計算機のチェックポイントリスタートにおけるノード座標変換方法 | |
| JPH0448348A (ja) | 分散更新処理方式 | |
| JPS6059614B2 (ja) | 装置管理方式 | |
| JPS6177937A (ja) | 情報処理装置 | |
| JPS6074076A (ja) | プロセツサ共通化方式 | |
| JPS6314242A (ja) | メモリ拡張方式 | |
| JPS6143743B2 (ja) | ||
| JPS61235962A (ja) | 仮想計算機システムにおけるアドレス変換方式 | |
| JPS63120350A (ja) | 仮想記憶アドレス変換方式 | |
| JPH02178748A (ja) | 仮想記憶計算システムの仮想記憶制御方法 | |
| JPS62284444A (ja) | 記憶デ−タ変換装置 | |
| JPS6195463A (ja) | 固有空間制御方式 | |
| JPH02193223A (ja) | プログラム番号呼出方式 | |
| JPS6368927A (ja) | メツセ−ジ詳細表示方式 | |
| JPH0247990A (ja) | 仮想マルチプロセサ方式 | |
| JPH03283894A (ja) | 電子交換機 | |
| JPS6284334A (ja) | 情報処理方式 | |
| JPH04139551A (ja) | 仮想記憶管理方式 | |
| JPH04205045A (ja) | メッセージ列キュー制御方式 |