JPS6195463A - 固有空間制御方式 - Google Patents
固有空間制御方式Info
- Publication number
- JPS6195463A JPS6195463A JP59217728A JP21772884A JPS6195463A JP S6195463 A JPS6195463 A JP S6195463A JP 59217728 A JP59217728 A JP 59217728A JP 21772884 A JP21772884 A JP 21772884A JP S6195463 A JPS6195463 A JP S6195463A
- Authority
- JP
- Japan
- Prior art keywords
- control table
- address
- control
- region
- specific
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、仮想空間において、仮想アドレスから実メモ
リ上のアドレスを求めるアドレス変換を行なうための制
御表をプロセス間で共有することによって仮想空間の共
有制御を行うデータ処理装置に関する。
リ上のアドレスを求めるアドレス変換を行なうための制
御表をプロセス間で共有することによって仮想空間の共
有制御を行うデータ処理装置に関する。
従来、この種のデータ処理装置は仮想空間の使用効率の
問題から、仮想空間のプロセス間共有制御の単位を６４
キロ・バイトから数メガ・バイトに設定しなければなら
ず、第２図に示すようなプロセス間共有領域１０２の一
部にプロセッサ固有領域１０３を持つ他のタイプのシス
テムで制御構造体（アドレス、フラグ等の制御情報のテ
ーブル）１０１、制御表 １０４よりそのプロセッサ固
有領域１０３を参照しながら動作していた。プログラム
を移行して実行させようとすると、下記の理由から第３
図に示すように前記ブロセー、す固有領域１０３に相鳥
する部分２０３にプロセス固有データを置くことが必要
となるが、前記共有制御の単位では実現することができ
なかった。プロセス固有データが必要となる理由は、第
２図でプロセッサ固有領域１０３がマルチプロセスの制
御を行うために使われており、このプロセッサ固有領域
１０３に対応するプロセッサで実行中のプロセスの制御
構造体１０１へのポインタなどがディスパッチング時に
セットされ、実行中のプロセスの固有情報がディスパッ
チャによって入れ換えられているように見えるからであ
る。
問題から、仮想空間のプロセス間共有制御の単位を６４
キロ・バイトから数メガ・バイトに設定しなければなら
ず、第２図に示すようなプロセス間共有領域１０２の一
部にプロセッサ固有領域１０３を持つ他のタイプのシス
テムで制御構造体（アドレス、フラグ等の制御情報のテ
ーブル）１０１、制御表 １０４よりそのプロセッサ固
有領域１０３を参照しながら動作していた。プログラム
を移行して実行させようとすると、下記の理由から第３
図に示すように前記ブロセー、す固有領域１０３に相鳥
する部分２０３にプロセス固有データを置くことが必要
となるが、前記共有制御の単位では実現することができ
なかった。プロセス固有データが必要となる理由は、第
２図でプロセッサ固有領域１０３がマルチプロセスの制
御を行うために使われており、このプロセッサ固有領域
１０３に対応するプロセッサで実行中のプロセスの制御
構造体１０１へのポインタなどがディスパッチング時に
セットされ、実行中のプロセスの固有情報がディスパッ
チャによって入れ換えられているように見えるからであ
る。
以上のことから、プロセッサ固有領域を参照しているプ
ログラムをこの種のデータ処理装置に移行するためには
、プログラムの一部を作り直さなければならなかった。
ログラムをこの種のデータ処理装置に移行するためには
、プログラムの一部を作り直さなければならなかった。
本発明の目的は、他のタイプのシステムにおけるプロセ
ッサ固有領域に相当する仮想アドレスを持つ領域を、全
体の仮想空間の共有制御とは独立にプロセス固有領域と
して与えるための固有空間制御方式を提供することにあ
る。
ッサ固有領域に相当する仮想アドレスを持つ領域を、全
体の仮想空間の共有制御とは独立にプロセス固有領域と
して与えるための固有空間制御方式を提供することにあ
る。
本発明は、仮想アドレスから実メモリ上のアドレスを求
めるアドレス変換を行なうプロセス間で共有の制御表（
第１の制御表）の他に、プロセス毎に制御表（第２の制
御表）を設け、特定の仮想アドレスに対して第２の制御
表によるアドレス変換を第１の制御表によるアドレス変
換よりも優先させることにより、第２の制御表に従った
、第１の制御表による共有制御とは独立なプロセス固有
空間をつくりあげるようにしたものである。
めるアドレス変換を行なうプロセス間で共有の制御表（
第１の制御表）の他に、プロセス毎に制御表（第２の制
御表）を設け、特定の仮想アドレスに対して第２の制御
表によるアドレス変換を第１の制御表によるアドレス変
換よりも優先させることにより、第２の制御表に従った
、第１の制御表による共有制御とは独立なプロセス固有
空間をつくりあげるようにしたものである。
本発明の実施例を図面を参照しながら説明する。
第１図は本発明の固有空間制御方式の一実施例を示す構
造図である。
造図である。
プロセス間共有領域３０５とプロセス固有領域３０７は
従来の共有制御に従い、プロセスに対する制御構造体３
０１とこれからたどられるプロセス間共有領域３０５に
対するアドレス変換のための制御表３０２（第１の制御
表）とプロセス固有領域３０７に対するアドレス変換の
ための制御表３０４により制御される。プロセス間共有
領域３０５内の特定の７ドレスからはじまるプロセス固
有領域３０６に対する参照が行なわれる場合に限り、Ｃ
ＰＵからの指示により従来の制御とは異なり、プロセス
に対する制御構造体３０１からの特定のアドレスに対す
るアドレス変換のための制御表３０３（第２の制御表）
を経てプロセス固有領域３０Ｂの実メモリ上のアドレス
が求められる。
従来の共有制御に従い、プロセスに対する制御構造体３
０１とこれからたどられるプロセス間共有領域３０５に
対するアドレス変換のための制御表３０２（第１の制御
表）とプロセス固有領域３０７に対するアドレス変換の
ための制御表３０４により制御される。プロセス間共有
領域３０５内の特定の７ドレスからはじまるプロセス固
有領域３０６に対する参照が行なわれる場合に限り、Ｃ
ＰＵからの指示により従来の制御とは異なり、プロセス
に対する制御構造体３０１からの特定のアドレスに対す
るアドレス変換のための制御表３０３（第２の制御表）
を経てプロセス固有領域３０Ｂの実メモリ上のアドレス
が求められる。
これにより従来の共有制御を保障したまま、特定のアド
レスからはじまる任意の大きさの領域をプロセス固有領
域として制御できる。
レスからはじまる任意の大きさの領域をプロセス固有領
域として制御できる。
この特定のアドレスからはじまるプロセス固有領域３０
Ｂに第２図に示すような他システムのプロセッサ固有領
域 １０３にあるデータを置くことにより、このデータ
を参照しながら動作する該他システムのプログラムを無
変更のまま移行し、実行することができる。
Ｂに第２図に示すような他システムのプロセッサ固有領
域 １０３にあるデータを置くことにより、このデータ
を参照しながら動作する該他システムのプログラムを無
変更のまま移行し、実行することができる。
本発明は以上説明したように、仮想アドレスから実メモ
リ上のアドレスを求めるアドレス変換豪打なうプロセス
間で共有の制御表（第１の制御表）の他に、プロセス毎
に制御表（第２の制御表）に設け、特定の仮想アドレス
に対して第２の制御表によるアドレス変換を第１の制御
表によるアドレス変換よりも優先させることにより、第
２の制御表に従った、第１の制御表による共有制御とは
独立なプロセス固有空間をつくりあげ、システムがプロ
セス固有領域を使った制御を行っているか否かにかかわ
らず、共通のプログラムを実行することができる。
リ上のアドレスを求めるアドレス変換豪打なうプロセス
間で共有の制御表（第１の制御表）の他に、プロセス毎
に制御表（第２の制御表）に設け、特定の仮想アドレス
に対して第２の制御表によるアドレス変換を第１の制御
表によるアドレス変換よりも優先させることにより、第
２の制御表に従った、第１の制御表による共有制御とは
独立なプロセス固有空間をつくりあげ、システムがプロ
セス固有領域を使った制御を行っているか否かにかかわ
らず、共通のプログラムを実行することができる。
第１図は本発明の固有空間制御方式の一実施例を示すア
ドレス空間の構造図、第２図はプロセス間共有領域の一
部にプロセス固有領域を持つ別のタイプのシステムのア
ドレス空間の構造図、第３図は第２図に示したプロセス
固有領域１０３を従来の共有制御の範囲内でプロセス固
有領域に対応させた場合のアドレス空間の構造図である
。 ３０１・・・プロセスに対する制御構造体、３０２・・
・プロセス間共有領域に対するアドレス変換のための制
御表、 ３０３・・・特定のアドレスからはじまるプロセス固有
領域に対するアドレス変換のための制御表、 ３０４・・・プロセス固有領域に対するアドレス変換の
ための制御表、 ３０５・・・プロセス間共有領域。 ３０６・・・特定のアドレスからはじまるプロセス固有
領域、 ３０７・・・従来のプロセス固有領域。 第１図 第２図 第３図
ドレス空間の構造図、第２図はプロセス間共有領域の一
部にプロセス固有領域を持つ別のタイプのシステムのア
ドレス空間の構造図、第３図は第２図に示したプロセス
固有領域１０３を従来の共有制御の範囲内でプロセス固
有領域に対応させた場合のアドレス空間の構造図である
。 ３０１・・・プロセスに対する制御構造体、３０２・・
・プロセス間共有領域に対するアドレス変換のための制
御表、 ３０３・・・特定のアドレスからはじまるプロセス固有
領域に対するアドレス変換のための制御表、 ３０４・・・プロセス固有領域に対するアドレス変換の
ための制御表、 ３０５・・・プロセス間共有領域。 ３０６・・・特定のアドレスからはじまるプロセス固有
領域、 ３０７・・・従来のプロセス固有領域。 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 仮想空間において、仮想アドレスから実メモリ上のアド
レスを求めるアドレス変換を行なうための第１の制御表
をプロセス間で共有することによって仮想空間の共有制
御を行うデータ処理装置において、 プロセス毎の第２の制御表と、特定の仮想アドレスに対
して第２の制御表によるアドレス変換を第１の制御表に
よるアドレス変換よりも優先させるアドレス変換手段を
備え、第２の制御表の表示に従った、第１の制御表によ
る共有制御とは独立なプロセス固有空間をつくりあげる
ことを特徴とする固有空間制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217728A JPS6195463A (ja) | 1984-10-17 | 1984-10-17 | 固有空間制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217728A JPS6195463A (ja) | 1984-10-17 | 1984-10-17 | 固有空間制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195463A true JPS6195463A (ja) | 1986-05-14 |
Family
ID=16708809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59217728A Pending JPS6195463A (ja) | 1984-10-17 | 1984-10-17 | 固有空間制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195463A (ja) |
-
1984
- 1984-10-17 JP JP59217728A patent/JPS6195463A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6195463A (ja) | 固有空間制御方式 | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JPS62144257A (ja) | キヤツシユメモリ | |
| JP2590872B2 (ja) | タスクスケジュール方法 | |
| JPH0452491B2 (ja) | ||
| JPH01154264A (ja) | 仮想計算機システムにおける動的チヤネルアドレス変換方式 | |
| JPS61235962A (ja) | 仮想計算機システムにおけるアドレス変換方式 | |
| JPH0329049A (ja) | マルチプロセッサシステム | |
| JPH1153327A (ja) | マルチプロセッサシステム | |
| JPS62216042A (ja) | デ−タ領域のメモリ割付方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS63228249A (ja) | プログラムロ−ド方式 | |
| JPH02127746A (ja) | 計算装置 | |
| JPS6126162A (ja) | 入出力制御方法 | |
| JPH03154130A (ja) | タスクスイッチング方式 | |
| JPS62133533A (ja) | 電子計算機システムにおけるｏｓの切換方式 | |
| JPS6084659A (ja) | デ−タ処理装置 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPS6273346A (ja) | アドレス変換装置 | |
| JPH02186795A (ja) | 電子交換システムの局データ作成方法 | |
| JPS61253567A (ja) | デ−タ入出力方式 | |
| JPH0250730A (ja) | 共通機械語による言語変換方式 | |
| JPH0247990A (ja) | 仮想マルチプロセサ方式 | |
| JPS63197239A (ja) | 仮想プロセツサ制御情報退避格納方式 | |
| JPS62180446A (ja) | チヤネルプログラム変換処理高速化方式 |