JPS62284444A - 記憶デ−タ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野） 本発明は、メモリに格納すべきデータを素数を利用した
所定の変換方式で変換し、又読出す際に元のデータに復
元するための記憶データ変換装置に関する。

（従来の技術） 従来、例えばコンピュータのメインメモリ等のメモリで
は、一般的に同一アドレスには１種類のデータのみが格
納される。このため、大量のデータを記憶するためには
大容量のメモリが必要となる しかしながら、メモリに記憶されるデータの中には、特
定範囲に限定されたデータがある。例えば各品物の価格
が一定範囲内の場合、その価格データが特定範囲に限定
されたデータとなる。このようなデータの場合には、メ
モリの記憶容量の節約を実現できる可能性があるが、従
来の技術では不可能であった。

（発明が解決しようとする問題点） 前記のように、特定範囲のデータを記憶する場合には、
メモリの大容量化を解消できる可能性があるが、従来で
は実現されていない。

本発明の目的は、メモリの同一アドレスに特定範囲の複
数種のデータを格納するようにして、メモリの記憶客員
を節約できる記憶データ変換装置を提供することにある
。

［発明の構成］ （問題点を解決するための手段と作用）本発明は、素数
を使用したデータ変換方式を利用した記憶データ変換装
置である。この記憶データ変換装置は、記憶装置に記憶
すべき特定範囲のデータを予め作成された素数テーブル
により所定の素数に変換する第１の変換手段及び第１の
変換手段により変換された素数に基づいて得られる新デ
ータを記！！装置に格納するデータ格納手段を漏えてい
る。さらに、記憶データ変換装置は、記！！装置に格納
された格納データが素数の場合又は素数との合成データ
の場合に元のデータに変換する第２の変換手段及び第２
の変換手段により変換されて得られるデータを記憶装置
からの読出しデータとして出力するデータ読出し手段を
備えている。

このような構成により、メモリの同一アドレスに複数種
のデータを格納することが可能となる。

（実施例） 以下図面を参照して本発明の詳細な説明する。第１図は
同実施例の構成を示すブロック図である。第１図におい
て、マイクロプロセッサ（ＣＰＵ）ｔｏは、メモリ１２
に対してデータ処理に必要な各種データを格納又は読出
す制御を行なう。

変換装置１１は、ＣＰ　Ｕ　１０の制御に応じてメモリ
１２に格納又は読出すデータに対して、素数を利用した
変換処理を行なう回路である。メモリ１２はＲＡＭから
なる記憶装置である。

次に、同実施例の動作を説明する。先ず、ＣＰ　Ｕ　１
０は特定範囲のデータＤ（ｎ）をメモリ１２のアドレス
ｎに格納する際、データＤ（ｎ＞を変換装置１１へ出力
する。変換装置１１゛は、ＣＰ　ＩＪ　１０がらのデー
タＤ　（ｎ）を所定の素数Ｐに変換する。

このとき、変換装置１１は、第２図に示すような予め作
成された素数テーブル２０を使用して、データＤ　（ｎ
）を素数Ｐに変換する。具体的には、例えばデータＤ（
ｎ＞が数値「３」であれば、素数Ｐは「７」である。こ
の変換装Ｍ１１に変換された素数Ｐが、メモリ１２のア
ドレスｎに格納される。

ここで１．アドレスｎに既に素数に変換された後のデー
タＲが格納されている場合には、変換装置１１は前記の
ように変換した素数ＰとデータＲとの合成データＡを求
める。具体的には、変換装置１１は素数ＰとデータＲと
の乗算を実行し、その乗算結果を合成データＡとして出
力する。即ち、素数Ｐが「７」で、データＲが「２」で
あれば、変換装置１１は合成データＡである「１４」の
データを出力する。ＣＰ　Ｕ　１０は、合成データＡで
ある「１４」を新データとしてメモリ１２のアドレスｎ
に格納する。この場合、データＲも特定範囲のデータの
素数である。これにより、メモリ１２のアドレスｎには
、データＲ及びデータＤ（ｎ）の２種類のデータが格納
されたことになる。

次に、ＣＰ　Ｕ　１０はメモリ１２のアドレスｎからデ
ータを読出す際、そのアドレスｎには素数Ｐに変換され
たデータ又は合成データＡのいずれかが格納されている
かを判断する。この判断逃理では、ＣＰ　Ｕ　１０は前
記のような格納処理の際に、例えば変換用レジスタに合
成データＡの場合にフラグをセットし、このフラグの内
容により判断する。

ＣＰ　Ｕ　１Ｇは、アドレスｎのデータが素数Ｐである
と判断した場合には、変換装置１１に対してその素数Ｐ
を元のデータＤ　（ｎ）に復元させるための指。

示を行なう。変換ｉ置１１は、第２図の素数テーブル２
０により、アドレスｎからの素数Ｐを元のデータＤ（ｎ
）に変換する。即ち、アドレスｎの素数Ｐが「７」であ
れば、元のデータＤ　（ｎ）である「３」に変換するこ
とになる。これにより、ＣＰ　ＩＪ　１０はメモリ１２
のアドレスｎからデータＤ（ｎ）である「３」を読出す
ことになる。

アドレスｎの格納データが合成データＡの場合には、変
換装置１１は合成データＡを素数ＰとデータＲとの複数
種の素数に分解する処理を行なう。

変換装置１１１は、分解して得られる複数種の素数を素
数テーブル２０により各データＤ（ｎ）に変換する。Ｃ
Ｐ　Ｕ　１０は、変換装置１１により変換された後の各
データＤ（ｎ）を、メモリ１２からの読出しデータとし
て読出すことになる。即ち、前記のような「１４」の合
成データＡがアドレスｎに格納されていれば、変換装置
１１は「７」の素数Ｐと「２」のデータＲに分解する。

これにより、ＣＰ　ＩＪ　１０は、素数Ｐを変換して得
られる「３」のデータＤ　（ｎ＞及び「２」のデータＲ
を変換して得られるｒＯＪのデータＤ（ｎ）を、メモリ
１２のアドレスｎから読出すことになる。ここで、ＣＰ
　ｔＪ　１０は、変換装置１１から出力された読出しデ
ータが特定範囲内の適正データであるか否かを判定する
。

このようにして、特定範囲のデータを素数に変換して、
その素数又は既に格納されたデータとの乗算結果である
合成データをメモリの所定のアドレスに格納する。また
、メモリの所定のアドレスから読出す際には、格納され
た素数又は合成データを元のデータ又は複数種のデータ
に変換することになる。このため、メモリの同一アドレ
スに複数種のデータを格納し−１これを読出すことがで
きる。これにより、特定範囲のデータであれば、一つの
アドレスに複数種のデータを格納できるため、メモリの
記憶容量を節約することができる。

［発明の効果］ 以上詳述したように本発明によれば、メモリの同一アド
レスに特定範囲の複数種のデータを格納するようにして
、メモリの記憶容量を節約することができる。したがっ
て、特定範囲のデータであれば、それ程大容量の記憶装
置を必要とすることなく、大量のデータを格納すること
ができるものである。

【図面の簡単な説明】

第１図は本発明の実施例に係わる構成を示すブロック図
、第２図は同実施例の変換装置に使用される素数テーブ
ルの一例を示す図である。 １０・・・ＣＰＵ１１１・・・変換装置、１２・・・メ
モリ、２０・・・素数テーブル。 出願人代理人　弁理士　鈴　江　武　彦第２図

Claims (1)

【特許請求の範囲】
1. 記憶装置の所定アドレスに記憶すべき特定範囲のデータ
   を予め作成された素数テーブルにより所定の素数に変換
   する第１の変換手段と、この第１の変換手段により変換
   された素数又は前記所定アドレスに既に記憶された旧デ
   ータと前記素数との乗算結果を前記所定アドレスに新デ
   ータとして格納するデータ格納手段と、前記所定アドレ
   スに格納された格納データが１種類の素数の場合にはそ
   の素数を前記素数テーブルにより元のデータに変換し又
   前記格納データが素数と所定のデータとの乗算結果であ
   る合成データの場合にはその複数種の素数を前記素数テ
   ーブルにより複数種の元のデータに変換する第２の変換
   手段と、この第２の変換手段により変換されて得られる
   データを前記所定アドレスからの読出しデータとして出
   力するデータ読出し手段とを具備したことを特徴とする
   記憶データ変換装置。