JPH02259818A - コンピュータのキーボード入力装置 - Google Patents
コンピュータのキーボード入力装置Info
- Publication number
- JPH02259818A JPH02259818A JP1080426A JP8042689A JPH02259818A JP H02259818 A JPH02259818 A JP H02259818A JP 1080426 A JP1080426 A JP 1080426A JP 8042689 A JP8042689 A JP 8042689A JP H02259818 A JPH02259818 A JP H02259818A
- Authority
- JP
- Japan
- Prior art keywords
- key
- key code
- data
- code storage
- storage section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 abstract description 3
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンビ二一夕に利用する。本発明はコンピュー
タのキーボード入力装置に関する。
タのキーボード入力装置に関する。
本発明は押下されたキーのキーデータを生成するコンピ
ュータのキーボード入力装置において、生成されるキー
データに対して発生すべきキーコード群をあらかじめ保
持しておき、この保持されたキーコードを選択し、選択
されたキーコードについてデータに対応するキーコード
をマツピングすることにより、 簡単、かつ高速にキーコードが得られ、CPU側にキー
コード用の領域をもつことをなくしてメモリ量を少なく
するようにしたものである。
ュータのキーボード入力装置において、生成されるキー
データに対して発生すべきキーコード群をあらかじめ保
持しておき、この保持されたキーコードを選択し、選択
されたキーコードについてデータに対応するキーコード
をマツピングすることにより、 簡単、かつ高速にキーコードが得られ、CPU側にキー
コード用の領域をもつことをなくしてメモリ量を少なく
するようにしたものである。
従来のキーボード入力装置は押下されたキーのキーデー
タの生成のみを行い、実際のキーコードへのマツピング
はCPUに付属するソフトウェアにより行われていた。
タの生成のみを行い、実際のキーコードへのマツピング
はCPUに付属するソフトウェアにより行われていた。
上述した従来のキーボード入力装置は、ソフトウェアに
よりキーコードマツピングが行われているためにレスポ
ンスが遅く、またメモリにマツプ用のデータを記憶する
ためにその分だけメモリ容量が少なくなる欠点があった
。
よりキーコードマツピングが行われているためにレスポ
ンスが遅く、またメモリにマツプ用のデータを記憶する
ためにその分だけメモリ容量が少なくなる欠点があった
。
本発明はこのような欠点を除去するもので、キーコード
マツピングを高速に行い、マツプ用データを記憶するメ
モリ領域をなくすことができる装置を提供することを目
的とする。
マツピングを高速に行い、マツプ用データを記憶するメ
モリ領域をなくすことができる装置を提供することを目
的とする。
本発明は、中央処理装置と、押下されたキ・−のキーデ
ータを生成するキーデータ生成回路とを備えたコンピュ
ータのキーボード入力装置において、前記キーデータ生
成回路より送られてくるキーデータに対して発生すべき
キーコード群を保持する第一のキーコード記憶部と、こ
の第一のキーコード記憶部とは異なるキーコード群を保
持する第二のキーコード記憶部と、前記中央処理装置の
信号によりセットまたはリセットされる複数のフリップ
フロップと、このフリップフロップの出力により前記第
一または第二のキーコード記憶部のいずれを使用するか
選択するセレクタと、このセレクタにより選択された前
記第一または第二のキーコード記憶部から前記キーデー
タ生成回路より送られてくるキーデータに対応するキー
コードをマツピングするキーコードマツピング回路とを
備え、前記中央処理装置に、前記キーコードマツピング
回路より出力されるキーコードを処理する手段を含むこ
とを特徴とする。
ータを生成するキーデータ生成回路とを備えたコンピュ
ータのキーボード入力装置において、前記キーデータ生
成回路より送られてくるキーデータに対して発生すべき
キーコード群を保持する第一のキーコード記憶部と、こ
の第一のキーコード記憶部とは異なるキーコード群を保
持する第二のキーコード記憶部と、前記中央処理装置の
信号によりセットまたはリセットされる複数のフリップ
フロップと、このフリップフロップの出力により前記第
一または第二のキーコード記憶部のいずれを使用するか
選択するセレクタと、このセレクタにより選択された前
記第一または第二のキーコード記憶部から前記キーデー
タ生成回路より送られてくるキーデータに対応するキー
コードをマツピングするキーコードマツピング回路とを
備え、前記中央処理装置に、前記キーコードマツピング
回路より出力されるキーコードを処理する手段を含むこ
とを特徴とする。
キーデータ生成回路が押下されたキーのキーデータを生
成°し、第一および第二のキーコード記憶部がキーデー
タ生成回路より送られてくるキーデータに対して発生す
べきキーコード群を保持する。
成°し、第一および第二のキーコード記憶部がキーデー
タ生成回路より送られてくるキーデータに対して発生す
べきキーコード群を保持する。
キーコードマツピング回路がキーコード記憶部の一つか
らキーデータ生成回路より送られてくるキーデータに対
応するキーコードをマツピングし、CPUがキーコード
マツピング回路か、ら出力されたキーコードを処理する
。二つのキーコードを切替えて出力する場合には、キー
コード記憶部が切替えられたときに、複数のフリップフ
ロップがCPUの信号によりセットまたはリセットされ
、このフリップフロップの値によりセレクタが複数のキ
ーコード記憶部の一つを選択する。
らキーデータ生成回路より送られてくるキーデータに対
応するキーコードをマツピングし、CPUがキーコード
マツピング回路か、ら出力されたキーコードを処理する
。二つのキーコードを切替えて出力する場合には、キー
コード記憶部が切替えられたときに、複数のフリップフ
ロップがCPUの信号によりセットまたはリセットされ
、このフリップフロップの値によりセレクタが複数のキ
ーコード記憶部の一つを選択する。
これにより、簡単かつ高速にキーコードを得ることがで
き、CPU側にキーコードデータ用の領域を持つことを
なくすことができる。
き、CPU側にキーコードデータ用の領域を持つことを
なくすことができる。
次に、本発明実施例を図面に基づいて説明する。
第1図は本発明実施例の構成を示すブロック図である。
本発明実施例は、CPUIと、押下されたキーのキーデ
ータを生成するキーデータ生成回路5を備え、さらに本
発明の特徴として、前記キーデータ生成回路5より送ら
れてくるキーデータに対して発生すべきキーコード群を
保持する第一のキーコード記憶部2と、この第一のキー
コード記憶部2とは異なるキーコード群を保持する第二
のキーコード記憶部3と、CP、Ulの信号によりセッ
トまたはリセットされる複数のフリップフロップ7と、
このフリップフロップ7の出力により第一または第二の
キーコード記憶B2または3のいずれを使用するか選択
するセレクタ6と、このセレクタ6により選択された第
一または第二のキーコード記憶部2または3からキーデ
ータ生成回路5より送られてくるキーデータに対応する
キーコードをマツピングするキーコードマツピング回路
4とを備え、CPUIに、キーコードマツピング回路4
より出力されるキーコードを処理する手段を含む。
ータを生成するキーデータ生成回路5を備え、さらに本
発明の特徴として、前記キーデータ生成回路5より送ら
れてくるキーデータに対して発生すべきキーコード群を
保持する第一のキーコード記憶部2と、この第一のキー
コード記憶部2とは異なるキーコード群を保持する第二
のキーコード記憶部3と、CP、Ulの信号によりセッ
トまたはリセットされる複数のフリップフロップ7と、
このフリップフロップ7の出力により第一または第二の
キーコード記憶B2または3のいずれを使用するか選択
するセレクタ6と、このセレクタ6により選択された第
一または第二のキーコード記憶部2または3からキーデ
ータ生成回路5より送られてくるキーデータに対応する
キーコードをマツピングするキーコードマツピング回路
4とを備え、CPUIに、キーコードマツピング回路4
より出力されるキーコードを処理する手段を含む。
キーデータ生成回路5はキーが押下された場合にその該
当キーを示すキーデータ9を生成し、キーコードマツピ
ング回路4へ出力する。第一、第二のキーコード記憶部
2.3にはCPU1よりキーが押下された場合に生成す
るキーデータ対応コード8の群が書き込まれる。フリッ
プフロップ7はCPUIからセット信号11、リセット
信号12が入力されるたときに、その出力によりセレク
タ6に第一のキーコード記憶部2、第二のキーコード記
憶部3のいずれを使用するかを選択させる。キーコード
マツピング回路4はキーデータ9が入力されるとセレク
タ6により選択された第一または第二のキーコード記憶
部2.3を参照し対応するキーコード13を読み出しキ
ーコード10としてcPUlに出力する。
当キーを示すキーデータ9を生成し、キーコードマツピ
ング回路4へ出力する。第一、第二のキーコード記憶部
2.3にはCPU1よりキーが押下された場合に生成す
るキーデータ対応コード8の群が書き込まれる。フリッ
プフロップ7はCPUIからセット信号11、リセット
信号12が入力されるたときに、その出力によりセレク
タ6に第一のキーコード記憶部2、第二のキーコード記
憶部3のいずれを使用するかを選択させる。キーコード
マツピング回路4はキーデータ9が入力されるとセレク
タ6により選択された第一または第二のキーコード記憶
部2.3を参照し対応するキーコード13を読み出しキ
ーコード10としてcPUlに出力する。
次に本発明実施例の動作について説明する。
まず、単一のキーコードのみを出力する場合について説
明する。まず、CPU1より第一のキーコード記憶部2
へ生成すべきキーデータ対応コード80群が書き込まれ
る。キーデータ生成回路5はキーが押下された場合その
キーを識別するキーデータ9をキーコードマツピング回
路4へ出力する。キーコードマツピング回路4は入力さ
れたキーデータ9より第一のキーコード記憶部2を参照
してキーコード13を読み出しキーコード10としてC
PUIに出力する。
明する。まず、CPU1より第一のキーコード記憶部2
へ生成すべきキーデータ対応コード80群が書き込まれ
る。キーデータ生成回路5はキーが押下された場合その
キーを識別するキーデータ9をキーコードマツピング回
路4へ出力する。キーコードマツピング回路4は入力さ
れたキーデータ9より第一のキーコード記憶部2を参照
してキーコード13を読み出しキーコード10としてC
PUIに出力する。
次に二つのキーコードを切替えて出力する場合について
説明する。この場合、CPUIより第二のキーコード記
憶部3へ切替えたとき生成すべきキーデータ対応コード
80群が書き込まれる。次いでCPU1よりフリップフ
ロップ7にセット信号11を出力し、その出力によりセ
レクタ6に第二のキーコード記憶部3の内容を選択させ
る。
説明する。この場合、CPUIより第二のキーコード記
憶部3へ切替えたとき生成すべきキーデータ対応コード
80群が書き込まれる。次いでCPU1よりフリップフ
ロップ7にセット信号11を出力し、その出力によりセ
レクタ6に第二のキーコード記憶部3の内容を選択させ
る。
この結果、キーコードマツピング回路4はキーデータ9
が入力された場合、第二のキーコード記憶部3を参照し
てキーデータ13を読み出しキーコードlOとしてCP
U1に出力する。CPUIよりリセット信号12が出力
されればフリップフロップ7の出力によりセレクタ6に
第一のキーコード記憶部2の内容を選択させるために、
単一のキーコードのみを出力する場合と同じ状態になる
。
が入力された場合、第二のキーコード記憶部3を参照し
てキーデータ13を読み出しキーコードlOとしてCP
U1に出力する。CPUIよりリセット信号12が出力
されればフリップフロップ7の出力によりセレクタ6に
第一のキーコード記憶部2の内容を選択させるために、
単一のキーコードのみを出力する場合と同じ状態になる
。
以上のシーケンスによりキーボードより出力すべき第一
のキーコード記憶部2に書き込まれたキーコードと第二
のキーコード記憶部3に書き込まれたキーコードの選択
を簡単に、かつ高速にソフトウェアのオーバヘッドなし
に実現することができる。
のキーコード記憶部2に書き込まれたキーコードと第二
のキーコード記憶部3に書き込まれたキーコードの選択
を簡単に、かつ高速にソフトウェアのオーバヘッドなし
に実現することができる。
この実施例では出力すべきキーコード群が二つの場合に
限って説明したが三つ以上の場合でも同様の方式で実現
することができる。
限って説明したが三つ以上の場合でも同様の方式で実現
することができる。
第2図は本発明実施例のキーボードのキー配列例および
このキーボードでキー入力した場合に発生するキーコー
ドの例を示す図である。
このキーボードでキー入力した場合に発生するキーコー
ドの例を示す図である。
以上説明したように本発明によれば、簡単、かつ高速に
キーコードを得ることができ、CPU側にキーコードデ
ータ用の領域を保持する必要をなくすことができる効果
がある。
キーコードを得ることができ、CPU側にキーコードデ
ータ用の領域を保持する必要をなくすことができる効果
がある。
第1図は本発明実施例の構成を示すブロック図。
第2図は本発明実施例のキーボードのキー配列例および
このキーボードでキー入力を行った場合に発生するキー
コードの例を示す図。 1・・・CPU、2・・・第一のキーコード記憶部、3
・・・第二のキーコード記憶部、4・・・キーコードマ
ツピング回路、5・・・キーデータ生成回路、6川セレ
クタ、7・・・フリップフロップ、訃・・キーデータ対
応コード、9・・・キーデータ、10.13川キーコー
ド、11・・・セット信号、12・・・リセット信号。
このキーボードでキー入力を行った場合に発生するキー
コードの例を示す図。 1・・・CPU、2・・・第一のキーコード記憶部、3
・・・第二のキーコード記憶部、4・・・キーコードマ
ツピング回路、5・・・キーデータ生成回路、6川セレ
クタ、7・・・フリップフロップ、訃・・キーデータ対
応コード、9・・・キーデータ、10.13川キーコー
ド、11・・・セット信号、12・・・リセット信号。
Claims (1)
- 【特許請求の範囲】 1、中央処理装置と、 押下されたキーのキーデータを生成するキーデータ生成
回路と、 を備えたコンピュータのキーボード入力装置において、 前記キーデータ生成回路より送られてくるキーデータに
対して発生すべきキーコード群を保持する第一のキーコ
ード記憶部と、 この第一のキーコード記憶部とは異なるキーコード群を
保持する第二のキーコード記憶部と、前記中央処理装置
の信号によりセットまたはリセットされる複数のフリッ
プフロップと、 このフリップフロップの出力により前記第一または第二
のキーコード記憶部のいずれを使用するか選択するセレ
クタと、 このセレクタにより選択された前記第一または第二のキ
ーコード記憶部から前記キーデータ生成回路より送られ
てくるキーデータに対応するキーコードをマッピングす
るキーコードマッピング回路と を備え、 前記中央処理装置に、前記キーコードマッピング回路よ
り出力されるキーコードを処理する手段を含む ことを特徴とするコンピュータのキーボード入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1080426A JPH02259818A (ja) | 1989-03-31 | 1989-03-31 | コンピュータのキーボード入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1080426A JPH02259818A (ja) | 1989-03-31 | 1989-03-31 | コンピュータのキーボード入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02259818A true JPH02259818A (ja) | 1990-10-22 |
Family
ID=13717953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1080426A Pending JPH02259818A (ja) | 1989-03-31 | 1989-03-31 | コンピュータのキーボード入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02259818A (ja) |
-
1989
- 1989-03-31 JP JP1080426A patent/JPH02259818A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4800535A (en) | Interleaved memory addressing system and method using a parity signal | |
JPH03196188A (ja) | 情報処理装置の表示方式 | |
JPH02259818A (ja) | コンピュータのキーボード入力装置 | |
JPH04107656A (ja) | 画像処理アドレス変換方式 | |
JPH064398A (ja) | 情報処理装置 | |
JPH02212952A (ja) | メモリアクセス制御方式 | |
KR970076252A (ko) | 마이크로컴퓨터 | |
JP2764024B2 (ja) | 記憶装置のテーブル索引方法及び索引装置 | |
JPS61279888A (ja) | 文字発生装置 | |
JPH01134544A (ja) | メモリアクセス方式 | |
JPH05289938A (ja) | メモリアクセス装置 | |
JPS60134322A (ja) | 座標読取装置 | |
JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
JPH0224748A (ja) | アドレス切替回路 | |
JPS6111493B2 (ja) | ||
JPS62235663A (ja) | メモリ装置 | |
JPS6061851A (ja) | 入出力処理装置 | |
KR900010509A (ko) | 프로그래머블 콘트롤로 | |
JPH0344304B2 (ja) | ||
JPH01199257A (ja) | データ転送制御装置 | |
JPH0426493B2 (ja) | ||
JPH01265358A (ja) | ビットリバース回路 | |
JPS61128698A (ja) | 走査装置 | |
JPS62278680A (ja) | イメ−ジ情報出力装置 | |
JPH026995A (ja) | 表示装置 |