JPH02184200A - 擬似ステレオ音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は擬似ステレオ音に関する。より特定的には、
この発明は、テレビゲーム機や携帯用液晶ゲーム機など
のビデオゲーム機の効果音を発生するための、擬似ステ
レオ音発生装置に関する。

〔従来技術〕

従来、この種のビデオゲーム機では、その効果音を発生
するために、ディジタル的に記憶した音声信号をモノラ
ル音として発生していたが、ステレオ音を発生するもの
はなかった。

〔発明が解決しようとする課題〕 上述の従来技術を応用して、メモリに左右の音声データ
をディジタル的に記憶しておき、音声合成の手法によっ
てステレオ音を発生することは、コンピュータ技術を使
えば可能である。しかしながら、この場合には、モノラ
ル音を発生する場合に比べて、メモリ容量がほぼ２倍に
増大し、しかも左右別々の音声合成回路（音源）が必要
となるので、回路構成が複雑となり高価となる。

なお、擬似的なステレオ音を発生するものとして、実開
昭５８−６６８００号公報があるが、これはＡＭチュー
ナの受信信号から擬似的なステレオ音を発生するもので
あり、ビデオゲーム機の効果音の発生のためには利用で
きない。

それゆえに、この発明の主たる目的は、簡単な回路で擬
似的にステレオ音を発生することができる、擬似ステレ
オ音発生装置を提供することである。

（課題を解決するための手段〕 この発明は、簡単にいえば、音源信号を発生する音源信
号発生手段、その入力端子が音源信号発生手段の出力に
接続されかつその出力端子が第１の音声信号出力部に接
続され、スイッチング動作によって、音源信号発生手段
の出力を選択的に第１の音声信号出力部に出力する第１
のスイッチング手段、その入力端子が音源信号発生手段
の出力に接続されかつその出力端子が第２の音声信号出
力部に接続され、スイッチング動作によって、音源信号
発生手段の出力を選択的に出力する第２のスイッチング
手段、およびスイッチング信号を発生して第１および第
２のスイッチング手段に与え、第１および第２のスイッ
チング手段の少なくとも一方を選択的にオン／オフする
ためのスイッチング制御手段を備える、擬似ステレオ音
発生装置である。

〔作用〕

スイッチング制御手段によって第１および第２のスイッ
チング手段を同時にまたは選択的にオンまたはオフさせ
ることによって、１つの音源信号から、左右に対応する
第１および第２の音声信号出力部に振り分けられた音声
信号が出力される。

〔発明の効果〕

この発明によれば、１つの音源信号から２つの音声信号
出力部に異なる音声信号が出力できるので、左右別々に
音声信号を記憶しておく場合に比べて、メモリ容量が増
加せず、しかも回路構成が簡単である。したがって、ビ
デオゲーム機等の効果音発生装置などとして特に有用で
ある。

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。

〔実施例〕

第２図はこの発明が適用され得る携帯用液晶ゲーム装置
の一例を示す斜視図である。この携帯用液晶ゲーム装置
（以下、単に「ゲーム装置」という）１０はケース１２
を含み、そのケース１２の上面には、ドツトマトリクス
方式に従って表示セグメントがドツト配列されたＬＣＤ
パネル１４が設けられる。

このケース１２の裏面上部には、図示しない挿入口が設
けられ、その挿入口には、外部ＲＯＭカセット１６（第
２図）が着脱自在に装着される。

そし、て、この外部ＲＯＭカセット１６には、後に詳細
に説明するように、ゲームプログラムデータが記憶され
るとともに、擬似ステレオ音を発生ずるための音源デー
タ（後述のレジスタＮＲ５０〜ＮＲ５２に設定すべきデ
ータ）が記憶されている。したがって、外部ＲＯＭカセ
ット１６がゲーム装Ｗ１０に装着されると、それが正当
なものまたは正当に許可されたものである場合には、ゲ
ームプログラムが実行され、ＬＣＤパネル１４上にゲー
ムのための画像が表示される。

そして、ケースＩ２の上面にはそのようにしてＬＣＤパ
ネルｊ　４に表示されたゲームキャラクタを操作するた
めの十字キースイッチ１８が設けられる。この十字キー
は４つの方面を有し、そのいずれかを押して、ゲームキ
ャラクタを上または下もしくは左または右に動かすこと
ができる。

第３図を参照して、上述の外部ＲＯＭカセット１６は、
３２ビンコネクタ２０によって、ケース１２内に内蔵さ
れたＣＰＵ２２に接続される。ＣＰＵ２２は、ＣＰｔＪ
コア２４を含み、このＣＰＵコア２４がそれぞれのバス
２６ａ、２６ｂおよび２６ｃによって３２ビンコネクタ
２０に接続される。したがって、外部１７０Ｍカセット
１６が装着されたとき、ＣＰＵコア２４と外部ＲＯＭカ
セット１６とが接続される。

上述のＣＰＵコア２４は、それぞれ８ビツトのレジスタ
ＮＲ５０，ＮＲ５１およびＮＲ５２を含む。

ＣＰＵコア２４には、さらに、ボート２７を介して第１
図に示す十字キースイッチ１８などのキーマトリクスが
接続される。そして、ＣＰＵコア２４に関連して、内部
ＲＡＭ２Ｂおよび内部ＲＯＭ３０が設けられ、内部ＲＯ
Ｍ３０はメモリ切換回路３２によって第１のメモリ空間
が選択されているときのみ、ＣＰＵコア２４によってア
クセスされる。

ＣＰＵコア２４は、ＤＭＡコンｌ−ローラ３４の制御の
下で、ラインバッファ３６を介して、ＬＣＤコントロー
ラ３８に表示データを出力する。そして、ＬＣＤコント
ローラ３８は、ＬＣＤ表示ＲＡＭインタフェース４０を
介して、表示ＲＡＭ４２に接続される０表示ＲＡＭ４２
は、図示しないが、キャラクタＲＡＭおよびＶＲＡＭを
含む。したがって、ＬＣＤコントローラ３８は、ＣＰＵ
コア２４から出力された表示データを表示ＲＡＭ４２か
らのＬＣＤドライブ信号に変換する。すなわち、ＣＰＵ
コア２４からの表示データがキャラクタＲＡＭおよびＶ
ＲＡＭのアドレスを指定し、キャラクタＲＡＭおよびＶ
　ＲＡ　Ｍからは、キャラクタ信号およびオブジェクト
（背景）信号が出力され、それぞれの信号がＬＣＤコン
トローラ３８によって合成されてＬＣＤドライブ信号と
なる。

そして、このＬ　ＣＤドライブ信号は、ＬＣＤドライブ
信号バッファ４４・を介して、ＬＣＤコモンドライバ４
６およびＬＣＤセグメントドライバ４８に与えられる。

したがって、ＬＣＤコモンドライバ４６およびＬＣＤセ
グメントドライバ４８によって、ＣＰＵコア２４からの
表示データに従った画像がＬＣＤパネル１４上に表示さ
れる。

なお、輝度ボリューム５０が設けられ、この輝度ボリュ
ーム５０はＬＣＤバッファアンプ５２に接続され、した
がって輝度ボリューム５０を操作することによって、Ｌ
ＣＤパネル１４上の輝度を調整することができる。

また、メモリ切換回路３２によって、詳細は省略するが
、ＣＰＵコア２４からのアドレスデータが“０ＯＦＦＨ
”（ただし、最下位の’　１１　”は１６進表示である
ことを示す）までならば、第４図において右上がりの斜
線で示す第１のメモリ空間を選択し、アドレスデータが
“’０１００１１”以降のとき、アドレスデータが°’
７ＦＦＦＨ″を超えるまで、第４図において右下がりの
斜線で示す第２のメモリ空間を選択する。したがって、
このメモリ切換回路３２によってＣＰ　Ｕコア２４のア
クセス可能なメモリを切り換えた前後においては、第４
図において斜線で示すようなメモリ構成となる。すなわ
ち、第２のメモリ空間が選択されているとき、外部ＲＯ
Ｍカセット１６のアドレス°“０１００　Ｈ”〜°“７
　Ｆ　Ｆ　Ｆ　Ｈ”までに記憶されているプログラムデ
ータが実行可能となる。

なお、キャラクタＲＡＭ、ＶＲＡＭ、前述のＮＲ５０〜
ＮＲ５２を含む各種レジスタ、内部ＲＡＭについては、
メモリ切換回路３２は作用しないので、常時、ＣＰＵコ
ア２４によってアクセス可能である。

前述のＣＰＵコア２４には、発振回路２４ａが接続され
、この発振回路２４ａの出力を受けて、サウンド回路５
４１，５４２，５４３および５４４によってそれぞれ種
類の異なる音源信号を作成する。なお、このようなサウ
ンド回路５４１〜５４４としては、たとえば特開昭６２
−３２４９７号公報またはアメリカ合衆国特許節４，７
８３゜８１２号に開示された音声合成回路が利用可能で
ある。したがって、ここでは、これらを引用してサウン
ド回路５４１〜５４４の詳細な説明は省略する。

サウンド回路５４１〜５４４に関連して、波形ＲＡＭ５
６が設けられ、この波形ＲＡＭ５６はサウンド回路５４
１〜５４４から出力される音源信号の音色を決定するた
めのものであり、たとえば４ビツト×３２ステツプの波
形パターンを記憶していて、その波形パターンをサウン
ド回路５４１〜５４４の音色信号として与える。

サウンド回路５４１〜５４４から出力されるそれぞれの
音源信号は、サウンドコントロール回路５８によって処
理され、擬似的にステレオ音となった２つの音声信号と
して出力される。サウンドコントロール回路５８から出
力される２つの音声信号は、サウンドアンプ６０によっ
て増幅された後、スピーカ６２に与えられ、もしくはヘ
ッドホーン６４に与えられる。なお、サウンドアンプ６
０に関連して、音量調整ボリューム６６が設けられる。

第１図を参照して、サウンドコントロール回路５８が詳
細に図示される。サウンドコントロール回路５８は、サ
ウンド回路５４１，５４２，５４３．５４４のそれぞれ
の出力すなわち音源信号を受けるそれぞれ１対のアナロ
グスイッチ６８１Ｌおよび６８１Ｒ，６８２Ｌおよび６
Ｂ２Ｒ，６８３Ｌおよび６８３Ｒ，６８４Ｌおよび６８
４Ｒのそれぞれの入力端子に与えられる。アナログスイ
ッチ６８１Ｌ、６８２Ｌ、６８３Ｌおよび６８４Ｌの出
力端子は電子ボリューム７２Ｌの入力に共通接続され、
他方のアナログスイッチ６８１　Ｒ。

６８２Ｒ，６８３Ｒおよび６８４Ｒの出力端子は電子ボ
リューム７２Ｒの入力に共通接続される。

そして、電子ボリューム７２Ｌおよび７２Ｒのそれぞれ
の出力すなわち音声信号は、サウンドアンプ６０に含ま
れる２つのアンプ６０Ｌおよび６０Ｒによってそれぞれ
増幅された後、第１および第２の音声出力ＳＯ１および
ＳＯ２として出力される。この実施例では、アンプ６０
Ｌからの出力が左信号として、アンプ６０Ｒからの信号
が右信号としてそれぞれ利用される。

サウンド回路５４１〜５４４のオンまたはオフを制御す
るために、ＣＰＵコア２４に含まれる前述のレジスタＮ
Ｒ５２が用いられる。このレジスタＮＲ５２は８ビツト
レジスタであり、最終ビットＤ７に「１」が設定される
とサウンド回路５４１〜５４４がすべて動作状態となり
、「０」が設定されるとすべて停止状態となる。そして
、先頭４ビツトＤＯ〜Ｄ３がサウンド回路オンフラグと
して利用され、サウンド回路５４１〜５４４がオンして
いるとき、該当のビットに「１」が書き込まれる。

アナログスイッチ６８１Ｌ〜６８４Ｒは、ＣＰＵコア２
４に含まれるレジスタＮＲ５１によって制御される。こ
のレジスタＮＲ５１も８ビツトレジスタであり、下位４
ビットＤＯ，ＤＩ、Ｄ２およびＤ３にｒｌＪを設定した
とき、アナログスイッチ６８１Ｌ、６８２Ｌ、６８３Ｌ
および６８４Ｌがオンされ、上位４ビットＤ４．Ｄ５．
Ｄ６およびＤ７に「１」を設定したとき、アナログスイ
ッチ６８１Ｒ，６Ｂ２Ｒ，６８３Ｒおよび６８４Ｒがそ
れぞれオンされる。ビットＤＯ−Ｄ７のいずれかに「０
」が設定されると、その対応のアナログスイッチはオフ
され、このときにはサウンド回路５４１〜５４４からの
音源信号は電子ボリューム７２Ｌまたは７２Ｒに与えら
れない。

ＣＰＵコア２４に設けられたレジスタＮＲ５０の２ビツ
トＤ３およびＤ７がアナログスイッチ７０Ｌおよび７０
Ｒのオンまたはオフの制御のために利用される。アナロ
グスイッチ７０Ｌおよび７０Ｒは外部からの音源信号Ｖ
ＩＮを電子ボリューム７２Ｌまたは７２Ｒに与えるもの
である。たとえば、サウンド回路５４１〜５４４とは別
に外部に音源回路を設けた場合、その音源信号がＶＩＮ
として入力され、アナログスイッチ７０Ｌまたは７０Ｒ
によってオンまたはオフされる。

レジスタＮＲ５０の下位３ビツトＤＯ〜Ｄ２によって、
電子ボリューム？２Ｌの出力レベルをコントロールする
。すなわち、この３ビツトに°０００〜１１１”を設定
することにより、電子ボリューム７２Ｌの出力レベルを
最小から最大までコントロールする。また、レジスタＮ
Ｒ５０の別の３ビツトＤ４〜Ｄ６に“０００〜１１１゛
を設定することにより、電子ボリューム７２Ｒの出力レ
ベルを最小から最大までコントロールする。

これらのレジスタＮＲ５０，ＮＲ５１およびＮＲ５２に
、外部ＲＯＭカセット１６の第４図で示すアドレス“０
１００Ｈ〜７ＦＦＦＨ”に予め記憶されているプログラ
ムデータに従って適宜のレジスタの適宜のビットに「１
」または「０」を設定しあるいは書き込むことによって
、アナログスイッチ６８１Ｌ〜６８４Ｒ等の上述の制御
が行われる。

成る実施例では、サウンド回路５４１がメロデイ音源と
して、サウンド回路５４２〜５４４がそれぞれリズム音
源として利用される。第５図に示す８小節についてみる
と、メロディは最初の６小節は左右同じメロディを出力
するように、この期間中アナログスイッチ６８１Ｌおよ
び６８１Ｒはともにオン状態とされる。したがって、レ
ジスタＮＲ５１のビットＤＯおよびＤ４にともにｒｌＪ
が設定されればよい。そして、第７小節と第８小節では
アナログスイッチ６８１Ｌがオン、アナログスイッチ６
８１Ｒがオフとされ、左信号すなわち出力Ｓ０１のみが
出力される。このとき、レジスタＮＲ５１のビットＤｏ
が「１」とされ、レジスタＮＲ５１のビットＤ４は「０
」とされる。

サウンド回路５４２で発生される第１のリズム音源につ
いてみると、第１小節では音声出力Ｓ０１が出力され、
音声出力ＳＯ２が出力されない。

したがって、この第１小節では、レジスタＮＲ５１のビ
ットＤ１に「１」、ビットＤ５に「０」がそれぞれ設定
され、アナログスイッチ６８２Ｌがオン、アナログスイ
ッチ６８２Ｒがオフされる。

第２小節では、レジスタＮＲ５１のビットＤｉおよびＤ
５にともに「１」が設定され、２つのアナログスイッチ
６　Ｂ　２　Ｌおよび６８２Ｒがともにオンされ。した
がって、音声出力ＳＯ１およびＳＯ２がともに出力され
る。第３小節では、第１小節とは逆に、レジスタＮＲ５
１のビットＤ１に「０」が、ビットＤ５にｒｌＪがそれ
ぞれ書き込まれるので、アナログスイッチ６８２Ｌがオ
フ、６８２Ｒがオンされ、音声出力Ｓｏｌが出力されず
、音声出力ＳＯ２が出力される。以下同様であるため、
ここでは繰り返しを省略する。

サウンド回路５４３で発生される第２のリズム音源につ
いてみると、第１小節では、レジスタＮＲ５１のビット
Ｄ２に「１」が、ビットＤ６に「Ｏ」がそれぞれ設定さ
れるため、アナログスイッチ６８３Ｌがオンされ、アナ
ログスイッチ６８３Ｒがオフされ、したがって音声出力
Ｓｏｌが出力され、音声出力ＳＯ２は出力されていない
。第２小節では、逆に、レジスタＮＲ５１のビットＤ２
に「０」が、ピッ）Ｄ６に「１」が書き込まれ、アナロ
グスイッチ６８３Ｌがオフされ、アナログスイッチ６８
３Ｒがオンされしたがって、音声出力Ｓｏｌが出力され
ず、音声出力Ｓ０２が出力される。以下同様であるため
、ここでは繰り返しを省略する。

サウンド回路５４４によって形成される第３のリズム音
源についてみると、第１小節では、レジスタＮＲ５１の
ビットＤ３にｒｌＪが、ビットＤ７に「０」外部ＲＯＭ
カセットそれぞれ書き込まれ、アナログスイッチ６８４
Ｌがオンされ、アナログスイッチ６８４Ｒがオフされる
。そのため、この第１小節では、音声出力ＳＯ１が出力
され、音声出力Ｓ０２は出力されない。第２小節では、
逆に、レジスタＮＲ５１のビットＤ３に［Ｏ）、ビット
Ｄ７にｒｌＪが設定され、アナログスイッチ６８４Ｌが
オフされ、アナログスイッチ６８４Ｒがオンされる。し
たがって、音声出力Ｓｏｌが出力されず、音声出力ＳＯ
２が出力される。以下同様であるため、ここでは繰り返
しを省略する。

このようにして、サウンド回路５４１からのメロデイ音
とサウンド回路５４２〜５４４からのリズム音とが、適
宜アナログスイッチ６８１Ｒ〜６８４Ｒによってオンま
たはオフされ、４つの音源信号が合成されて、電子ボリ
ューム７２Ｌおよび７２Ｒに与えられる。その結果、電
子ボリューム？２Ｌおよび７２Ｒによってその出力レベ
ルが個別に制御され、メロディとリズムとが合成された
左右別々の音声出力ＳｏｌおよびＳＯ２がアンプ６０Ｌ
および６０Ｒから出力される。

なお、この発明は、実施例で説明した携帯用ゲーム機に
だけでなく、他のゲーム機にも、そして他の電子機器に
も同様に適用できるものであることは勿論である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図である。 第２図はこの発明が適用され得る携帯用液晶ゲーム装置
の一例を示す斜視図である。 第３図は第１図装置の全体構成を示すブロック図である
。 第４図は第２図のメモリマツプを示す図解図である。 第５図は第１図実施例によって発生される具体的な音楽
を表す楽譜である。 図において、２４はＣＰＵコア、５４１〜５４４はサウ
ンド回路、５８サウンドコントロ一ル回路、６８１Ｌ〜
６８４Ｌ、６８１Ｒ〜６８４　Ｒ。 ？ＯＬ、７０Ｒはアナログスイッチ、７２Ｌ、７２Ｒは
電子ボリューム、６０．６ＯＬ、６０Ｒはサウンドアン
プ、ＮＲ５０，ＮＲ５１，ＮＲ５２はレジスタを示す。 特許出願人　　　任天堂株式会社 代理人　弁理士　山　１）義　人 図面の浄８（内容にｇ！なし） 図面の浄−３（内容に変更なし） 図面の浄Ｍ（内容に変更なし） 第 図 平成０１年１２月２２日

Claims (1)

1. 【特許請求の範囲】 １　音源信号を発生する音源信号発生手段、その入力端
   子が前記音源信号発生手段の出力に接続されかつその出
   力端子が第１の音声信号出力部に接続され、スイッチン
   グ動作によって、前記音源信号発生手段の出力を選択的
   に前記第１の音声信号出力部に出力する第１のスイッチ
   ング手段その入力端子が前記音源信号発生手段の出力に
   接続されかつその出力端子が第２の音声信号出力部に接
   続され、スイッチング動作によって、前記音源信号発生
   手段の出力を選択的に出力する第２のスイッチング手段
   、および スイッチング信号を発生して前記第１および第２のスイ
   ッチング手段に与え、前記第１および第２のスイッチン
   グ手段の少なくとも一方を選択的にオン／オフするため
   のスイッチング制御手段を備える、擬似ステレオ音発生
   装置。 ２　前記音源信号発生手段は複数設けられ、前記第１お
   よび第２のスイッチング手段は、前記複数の音源信号発
   生手段のそれぞれに個別的に対応するように複数設けら
   れ、それぞれの出力端子が前記第１または第２の音声信
   号出力部に共通接続される、請求項１記載の擬似ステレ
   オ音発生装置。 ３　前記第１の音声信号出力部は、前記第１のスイッチ
   ング手段の出力信号のレベルを制御する第１のレベル制
   御手段および前記第１のレベル制御手段の出力を受ける
   第１の出力端子を含み、そして 前記第２の音声信号出力部は、前記第２のスイッチング
   手段の出力信号のレベルを制御する第２のレベル制御手
   段および前記第２のレベル制御手段の出力を受ける第２
   の出力端子を含む、請求項１または２記載の擬似ステレ
   オ音発生装置。 ４　記憶手段さらに備え、前記記憶手段は前記第１およ
   び第２のスイッチング手段をスイッチング動作させるた
   めのスイッチング制御データを記憶し、 前記スイッチング制御手段は、前記記憶手段に記憶され
   た前記スイッチング制御データに基づいて、前記スイッ
   チング信号を発生する、請求項１ないし３のいずれかに
   記載の擬似ステレオ音発生装置。