JPH02182061A - シリアルインターフェイス - Google Patents
シリアルインターフェイスInfo
- Publication number
- JPH02182061A JPH02182061A JP1002411A JP241189A JPH02182061A JP H02182061 A JPH02182061 A JP H02182061A JP 1002411 A JP1002411 A JP 1002411A JP 241189 A JP241189 A JP 241189A JP H02182061 A JPH02182061 A JP H02182061A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- output terminal
- serial interface
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、データ送信及びデータ受信の方式をプログラ
ムにより選択可能なシリアルインターフェイスに関する
ものである。
ムにより選択可能なシリアルインターフェイスに関する
ものである。
従来の技術
従来のシリアルインターフェイスの各別を第２図（ａ）
、 （ｂ）に示す。第２図（ａ）において、１１はシ
リアルインターフェイス、１２はデータ送信端子、１３
はデータ受信端子である。第２図（ａ）は、データ送信
をデータ送信端子１２で行ない、データ受信をデータ受
信端子１３で行なうシリアルインターフェイスの一般例
である。第２図（ｂ）において、１４はシリアルインタ
ーフェイス、１５はデータ送信受信端子である。データ
送信とデータ受信とをデータ送信受信端子１５を制御し
て行なうシリアルインターフェイスの一般例である。
、 （ｂ）に示す。第２図（ａ）において、１１はシ
リアルインターフェイス、１２はデータ送信端子、１３
はデータ受信端子である。第２図（ａ）は、データ送信
をデータ送信端子１２で行ない、データ受信をデータ受
信端子１３で行なうシリアルインターフェイスの一般例
である。第２図（ｂ）において、１４はシリアルインタ
ーフェイス、１５はデータ送信受信端子である。データ
送信とデータ受信とをデータ送信受信端子１５を制御し
て行なうシリアルインターフェイスの一般例である。
第３図は、第２図（ａ）のシリアルインターフェイスの
ようにデータ送信端子とデータ受信端子を持つシリアル
インターフェイス１６と、第２図（ｂ）のシリアルイン
ターフェイスのようにデータ送信受信端子を持つシリア
ルインターフェイス２１との接続例を示している。１７
はデータ送信端子、１８はデータ受信端子、１９は制御
信号出力端子、２０は制御回路、２２はデータ送受信端
子、２３は制御信号出力端子である。制御信号出力端子
１９゜２３により制御回路２０を制御して、シリアルイ
ンターフェイス１６．２１が通信を行なう。
ようにデータ送信端子とデータ受信端子を持つシリアル
インターフェイス１６と、第２図（ｂ）のシリアルイン
ターフェイスのようにデータ送信受信端子を持つシリア
ルインターフェイス２１との接続例を示している。１７
はデータ送信端子、１８はデータ受信端子、１９は制御
信号出力端子、２０は制御回路、２２はデータ送受信端
子、２３は制御信号出力端子である。制御信号出力端子
１９゜２３により制御回路２０を制御して、シリアルイ
ンターフェイス１６．２１が通信を行なう。
発明が解決しようとする課題
前述のような従来の通信方式の異なるシリアルインター
フェイスを接続する場合、シリアルインターフェイス外
部に制御回路を設け、シリアルインターフェイス上にこ
の制御回路を制御する端子を新らしく設ける必要が生じ
る。
フェイスを接続する場合、シリアルインターフェイス外
部に制御回路を設け、シリアルインターフェイス上にこ
の制御回路を制御する端子を新らしく設ける必要が生じ
る。
本発明はかかる点に鑑みてなされたもので、簡易な構成
で外部回路や制御端子を付加することなく、異なる通信
方式のシリアルインターフェイスとの通信を可能にする
ことを目的としている。
で外部回路や制御端子を付加することなく、異なる通信
方式のシリアルインターフェイスとの通信を可能にする
ことを目的としている。
課題を解決するための手段
本発明は前述の問題点を解決するため、データ送信およ
びデータ受信をそれぞれデータ送信端子およびデータ受
信端子により独立して行なう方式と、データ送信とデー
タ受信を共通の端子で行なう方式との２つの方式をプロ
グラムにより選択可能にしたものである。
びデータ受信をそれぞれデータ送信端子およびデータ受
信端子により独立して行なう方式と、データ送信とデー
タ受信を共通の端子で行なう方式との２つの方式をプロ
グラムにより選択可能にしたものである。
作用
本発明は前述した構成により、プログラムによりシリア
ルインターフェイス内部で２つの通信方式を制御するの
で、シリアルインターフェイス以外の追加回路や制御端
子が不用となる。
ルインターフェイス内部で２つの通信方式を制御するの
で、シリアルインターフェイス以外の追加回路や制御端
子が不用となる。
実施例
第１図は本発明のシリアルインターフェイスの一実施例
を示すブロック図である。第１図において、１はシリア
ルバッファレジスタ、２は制御レジスタ、３は入出力部
、４は出力部、５はデータ入力端子、６．１０はデータ
出力端子、９はデータ入出力端子、７．８は制御信号出
力端子である。第２図（ａ）の構成のシリアルインター
フェイスと接続し通信する場合を説明する。第１図にお
いてデータ入出力端子９がデータ受信端子として動作し
、データ出力端子１０がデータ出力端子として動作する
ように、プログラムにより制御レジスタ２を設定する。
を示すブロック図である。第１図において、１はシリア
ルバッファレジスタ、２は制御レジスタ、３は入出力部
、４は出力部、５はデータ入力端子、６．１０はデータ
出力端子、９はデータ入出力端子、７．８は制御信号出
力端子である。第２図（ａ）の構成のシリアルインター
フェイスと接続し通信する場合を説明する。第１図にお
いてデータ入出力端子９がデータ受信端子として動作し
、データ出力端子１０がデータ出力端子として動作する
ように、プログラムにより制御レジスタ２を設定する。
データ受信時は、受信データがデータ入出力端子９から
データ入力端子５に到達するように、プログラムで設定
した制御レジスタ２が、制御信号出力端子７からの信号
で入出力部３を制御する。データ送信時は、送信データ
がデータ出力端子６よりデータ出力端子１０に到達する
ように、制御信号出力端子８からの信号で出力部１０を
制御レジスタ２が制御する。このようにしてデータ入出
力端子９がデータ受信端子とじての機能を持ち、データ
出力端子１ｏがデータ送信端子としての機能を持つので
、それぞれを通信するシリアルインターフェイスのデー
タ送信端子、データ受信端子に直接接続し通信できる。
データ入力端子５に到達するように、プログラムで設定
した制御レジスタ２が、制御信号出力端子７からの信号
で入出力部３を制御する。データ送信時は、送信データ
がデータ出力端子６よりデータ出力端子１０に到達する
ように、制御信号出力端子８からの信号で出力部１０を
制御レジスタ２が制御する。このようにしてデータ入出
力端子９がデータ受信端子とじての機能を持ち、データ
出力端子１ｏがデータ送信端子としての機能を持つので
、それぞれを通信するシリアルインターフェイスのデー
タ送信端子、データ受信端子に直接接続し通信できる。
第２図（ｂ）の構成のシリアルインターフェイスと接続
し通信する場合について説明する。第１図においてデー
タ入出力端子９がデータ送信受信端子きして動作するよ
うにプログラムにより制御レジスタ２を設定する。デー
タ受信の際は、受信データがデータ入出力端子９がらデ
ータ入出力端子５に到達するように、またデータ送信の
際は、送信データがデータ出力端子６からデータ入出力
端子９に到達するように、プログラムで設定した制御レ
ジスタ２が入出力部３を制御する。このようにしてデー
タ入出力端子９がデータ送信受信端子としての機能を持
つので、通信するシリアルインターフェイスのデータ送
信受信端子に直接接続して通信できる。
し通信する場合について説明する。第１図においてデー
タ入出力端子９がデータ送信受信端子きして動作するよ
うにプログラムにより制御レジスタ２を設定する。デー
タ受信の際は、受信データがデータ入出力端子９がらデ
ータ入出力端子５に到達するように、またデータ送信の
際は、送信データがデータ出力端子６からデータ入出力
端子９に到達するように、プログラムで設定した制御レ
ジスタ２が入出力部３を制御する。このようにしてデー
タ入出力端子９がデータ送信受信端子としての機能を持
つので、通信するシリアルインターフェイスのデータ送
信受信端子に直接接続して通信できる。
発明の効果
以上述べてきたように、本発明によれば、きわめて簡易
な構成で、外部の付加回路や、付加端子を設けることな
（、異なった通信方式のシリアルインターフェイスと通
信できるため、実用的にきわめて有用である。
な構成で、外部の付加回路や、付加端子を設けることな
（、異なった通信方式のシリアルインターフェイスと通
信できるため、実用的にきわめて有用である。
第１図は本発明の一実施例におけるシリアルインターフ
ェイスを示すブロック図、第２図（ａ）、Ｃｂ）は従来
のシリアルインターフェイスを示す図、第５・・・・・
・データ入力端子、６．１０・・・・・・データ出力端
子、７．８．１９．２３・・・・・・制御信号出力端子
、９・・・・・・データ入出力端子、１２．１７・・・
・・・データ送信端子、１３．１８・・・・・・データ
受信端子、１５．２２・・・・・・データ送信受信端子
。
ェイスを示すブロック図、第２図（ａ）、Ｃｂ）は従来
のシリアルインターフェイスを示す図、第５・・・・・
・データ入力端子、６．１０・・・・・・データ出力端
子、７．８．１９．２３・・・・・・制御信号出力端子
、９・・・・・・データ入出力端子、１２．１７・・・
・・・データ送信端子、１３．１８・・・・・・データ
受信端子、１５．２２・・・・・・データ送信受信端子
。
Claims (1)
- データ送信及びデータ受信をそれぞれデータ送信端子及
びデータ受信端子により独立して行なう方式と、データ
送信とデータ受信を共通の端子で行なう方式との２つの
方式をプログラムにより選択できるシリアルインターフ
ェイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002411A JPH02182061A (ja) | 1989-01-09 | 1989-01-09 | シリアルインターフェイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002411A JPH02182061A (ja) | 1989-01-09 | 1989-01-09 | シリアルインターフェイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02182061A true JPH02182061A (ja) | 1990-07-16 |
Family
ID=11528507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002411A Pending JPH02182061A (ja) | 1989-01-09 | 1989-01-09 | シリアルインターフェイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02182061A (ja) |
-
1989
- 1989-01-09 JP JP1002411A patent/JPH02182061A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02182061A (ja) | シリアルインターフェイス | |
| JPS63128832A (ja) | 多重伝送システムの主局入出力ポ−ト可変設定方法 | |
| JP2739789B2 (ja) | データ送受信システム | |
| JPS62132456A (ja) | デ−タ伝送装置 | |
| JP2582455B2 (ja) | 通信制御装置 | |
| JPS6223651A (ja) | デ−タ伝送装置 | |
| JPH0246047A (ja) | インターフェース用回路 | |
| JPS57132455A (en) | Communication controlling system | |
| JPH0292028A (ja) | ループバック制御方式 | |
| JPS62214750A (ja) | 通信制御装置 | |
| JPS6080342A (ja) | 通信制御方式 | |
| JPS60261239A (ja) | デ−タ処理装置と交換機間通信方式 | |
| JPS6148289A (ja) | 音声レベル制御装置 | |
| JPH04223513A (ja) | 端末カード | |
| JPH01188197A (ja) | 自局内接続用スイッチ付リモート集線装置 | |
| JPH04336726A (ja) | データ伝送装置 | |
| JPH06125336A (ja) | 送受信制御方式 | |
| JPS6146645A (ja) | デ−タ伝送装置 | |
| JPH04656A (ja) | 半導体集積回路 | |
| JPS63232651A (ja) | 移動通信端末における制御方式 | |
| JPS59178041A (ja) | 機能分散型交換機の信号方式 | |
| JPH05175976A (ja) | 集合形伝送方式 | |
| JPS6399647A (ja) | デ−タ伝送方式 | |
| JPS6198040A (ja) | 親局・子局間配線処理方式 | |
| JPH0313159A (ja) | 共通線信号装置 |