JPH02180457A - 通信制御集積回路 - Google Patents
通信制御集積回路Info
- Publication number
- JPH02180457A JPH02180457A JP88334188A JP33418888A JPH02180457A JP H02180457 A JPH02180457 A JP H02180457A JP 88334188 A JP88334188 A JP 88334188A JP 33418888 A JP33418888 A JP 33418888A JP H02180457 A JPH02180457 A JP H02180457A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- layer
- control
- circuit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 34
- 238000012545 processing Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、デジタル通信の通信ユニットに用いられろ
通信制御集積回路に関する。
通信制御集積回路に関する。
「従来の技術」
ｌ５ＤＮ（ザービス総合デジタル網）の整備が進み、ｌ
５ＤＮ用通信プロトコルに準拠した通信ユニットが開発
されている。このｌ５ＤＮ用通信プロトコルは７階層に
分けて規定されており、通信ユニットには、各Ｐｑ層の
処理を行う通信制御集積回路か搭載される。
５ＤＮ用通信プロトコルに準拠した通信ユニットが開発
されている。このｌ５ＤＮ用通信プロトコルは７階層に
分けて規定されており、通信ユニットには、各Ｐｑ層の
処理を行う通信制御集積回路か搭載される。
ここで、ｌ５ＤＮ用通信プロトコルのレイヤｌ（物理層
）では、通信回線上での電気信号の転送方式、配線形態
、’ｒ Ｅ （Ｔ ｅｒｓ＋１ｎａｌ Ｅ ｑｕｉｐｍ
ｅｎＬ；端末−装置！り −Ｎ Ｔ （Ｎ ｅｔｗｏｒ
ｋ Ｔ ｅｒｍｉｎａ日Ｏｎ；網終端装置）間の起動手
順等、通信を行う上で守られるべき物理的条件が規定さ
れている。このレイヤ１の規定に基づいて、通信をサポ
ートするレイヤ１制御用集積回路が各種開発されている
。
）では、通信回線上での電気信号の転送方式、配線形態
、’ｒ Ｅ （Ｔ ｅｒｓ＋１ｎａｌ Ｅ ｑｕｉｐｍ
ｅｎＬ；端末−装置！り −Ｎ Ｔ （Ｎ ｅｔｗｏｒ
ｋ Ｔ ｅｒｍｉｎａ日Ｏｎ；網終端装置）間の起動手
順等、通信を行う上で守られるべき物理的条件が規定さ
れている。このレイヤ１の規定に基づいて、通信をサポ
ートするレイヤ１制御用集積回路が各種開発されている
。
また、レイヤ１の上位階層、レイヤ２（論理層）では、
送受信されるフレーム（デジタル信号の通信単位）の順
序制御、伝送誤りの検出および訂正、フレーム送信の一
時停止および再開の制御等、通信を行う各ユニット間の
論理的結合を保証する上で必要な条件が規定されている
。このレイヤ２の処理は、レイヤ１の処理よりらより複
雑かつ繰り返し性のあることから、レイヤ２の全てをサ
ポートする集積回路には、ＣＰＵ（中央処理ユニット）
が内蔵されていることが多い。
送受信されるフレーム（デジタル信号の通信単位）の順
序制御、伝送誤りの検出および訂正、フレーム送信の一
時停止および再開の制御等、通信を行う各ユニット間の
論理的結合を保証する上で必要な条件が規定されている
。このレイヤ２の処理は、レイヤ１の処理よりらより複
雑かつ繰り返し性のあることから、レイヤ２の全てをサ
ポートする集積回路には、ＣＰＵ（中央処理ユニット）
が内蔵されていることが多い。
［発明が解決しようとする課題」
ところで、上述したレイヤ１の処理を行う回路およびレ
イヤ２の処理を行う回路は、両方台わせると回路規模が
非常に大きくなってしまうので、従来は別々の集積回路
として実現される例が多かった。
イヤ２の処理を行う回路は、両方台わせると回路規模が
非常に大きくなってしまうので、従来は別々の集積回路
として実現される例が多かった。
この発明は上述した事情に鑑みてなされたしので、レイ
ヤｌの処理を行う回路の小規模化を行い、レイヤｌおよ
びレイヤ２の全ての処理を共に行う通信制御回路を１つ
の集積回路として実現することを目的としている。
ヤｌの処理を行う回路の小規模化を行い、レイヤｌおよ
びレイヤ２の全ての処理を共に行う通信制御回路を１つ
の集積回路として実現することを目的としている。
「課題を解決するための手段」
この発明は、外部からの受信信号を処理し、該受信信号
に対ずろ応答信号およびその他の送信信号を外部へ出力
する第１の制御回路と、前記第１の制御回路における処
理の上位階層の処理を行う第２の制御回路とを、共に搭
載してなる通信制御集積回路であって、 前記第１の制御回路の動作モードを変更させるイベント
が生起した場合に、前記第２の制御回路における上位階
層の処理を行う演算処理手段を最優先で用いることによ
り、該生起イベントデータおよび前記第！の制御回路の
現在の動作モードに対して所定の演算処理を行い、該演
算処理結果に従って、前記第１の制御回路の動作モード
を更新し、新しい動作モードに遷移すると共に前記第１
の制御回路に対して制御データを供給し、イベントデー
タを出力する手段 を具備することを特徴としている。
に対ずろ応答信号およびその他の送信信号を外部へ出力
する第１の制御回路と、前記第１の制御回路における処
理の上位階層の処理を行う第２の制御回路とを、共に搭
載してなる通信制御集積回路であって、 前記第１の制御回路の動作モードを変更させるイベント
が生起した場合に、前記第２の制御回路における上位階
層の処理を行う演算処理手段を最優先で用いることによ
り、該生起イベントデータおよび前記第！の制御回路の
現在の動作モードに対して所定の演算処理を行い、該演
算処理結果に従って、前記第１の制御回路の動作モード
を更新し、新しい動作モードに遷移すると共に前記第１
の制御回路に対して制御データを供給し、イベントデー
タを出力する手段 を具備することを特徴としている。
「作用」
上記構成によれば、第１の制御回路における動作モード
の遷移は、第１の制御回路における演算手段の演算処理
、すなわち、ソフト、ウェア処理によってなされる。従
って、該動作モードを遷移させる動作を行うためのハー
ドウェア回路を第１の制御回路に設ける必要がなく、全
体の回路規模を小さくすることができる。
の遷移は、第１の制御回路における演算手段の演算処理
、すなわち、ソフト、ウェア処理によってなされる。従
って、該動作モードを遷移させる動作を行うためのハー
ドウェア回路を第１の制御回路に設ける必要がなく、全
体の回路規模を小さくすることができる。
「実施例」
以下、図面を参照して本発明の一実施例について説明す
る。
る。
第１図はこの発明の一実施例による通信制御集積回路ｌ
の構成を示すブロック図である。この通信制御集積回路
Ｉは端末装置′ｒＥに搭載されており、その内部はレイ
ヤｌ制御回路１０およびレイヤ２制御回路２０で構成さ
れている。ここで、端末装置ＴＥは下り回線１０ａおよ
び上り回線１０ｂからなる通信回線を介し、網終端装置
ＮＴと接続される。レイヤ２制御回路２０には、コント
ローラ２１および１１０Ｍ２２が各々設けられている。
の構成を示すブロック図である。この通信制御集積回路
Ｉは端末装置′ｒＥに搭載されており、その内部はレイ
ヤｌ制御回路１０およびレイヤ２制御回路２０で構成さ
れている。ここで、端末装置ＴＥは下り回線１０ａおよ
び上り回線１０ｂからなる通信回線を介し、網終端装置
ＮＴと接続される。レイヤ２制御回路２０には、コント
ローラ２１および１１０Ｍ２２が各々設けられている。
ここで、ｒｌＯＭ２２には、レイヤ２の処理を制御する
制御プログラムＬ２と、レイヤｌ制御回路ＩＯの状態制
御を行うプログラムＬｌとが記憶されている。
制御プログラムＬ２と、レイヤｌ制御回路ＩＯの状態制
御を行うプログラムＬｌとが記憶されている。
第２図はレイヤｌ制御回路１０の動作を規定した状態遷
移表の一部を示したものである。なお、この通信制御集
積回路ｌは、ＣＣＩ ＴＴ（国際電信電話諮問委員会）
の勧告に準拠した動作が得られるように設計されており
、第２図の状態遷移表ら同勧告書に掲載されているもの
と同等である。
移表の一部を示したものである。なお、この通信制御集
積回路ｌは、ＣＣＩ ＴＴ（国際電信電話諮問委員会）
の勧告に準拠した動作が得られるように設計されており
、第２図の状態遷移表ら同勧告書に掲載されているもの
と同等である。
以下、この通信制御集積回路ｌの動作を説明する。レイ
ヤｌ制御回路ＩＯにおいてその動作モードを変化せしめ
るようなイベントが発生しない限り、レイヤ２制御回路
２０では、コントａ−ラ２１がＲ１０Ｍ２２内の制御プ
ログラムＬ２に従ってレイヤ２の処理を実行する。
ヤｌ制御回路ＩＯにおいてその動作モードを変化せしめ
るようなイベントが発生しない限り、レイヤ２制御回路
２０では、コントａ−ラ２１がＲ１０Ｍ２２内の制御プ
ログラムＬ２に従ってレイヤ２の処理を実行する。
レイヤｌ制御回路１０がＦ３モード（停止状Ｂ）の時、
端末装置ＴＥが下り回線１０ａを介して信号ＩＮＦＯ２
を受信したとする。これにより、しイヤｌ制御回路１０
では、レイヤ１イベントレジスタ（Ｌ Ｉ ＥＶＥＮＴ
）にＴ Ｎ＋’；’０２受信を示すデータがセットされ
る。第３図はレイヤｌイベントレジスタの構成を示した
ものである。次いで、レイヤ１制御回路１０からコント
ローラ２１に割り込み要求が行われる。第４図はコント
ローラ２Ｉにおける割り込み要求レジスタの構成を示し
たものである。この図に示すように、コントローラ２１
はレイヤ１制御回路１０からの割り込みを最優先とする
ようになっている。従って、この時点でコントローラ２
１は、レイヤ２の処理を中断し、レイヤｌイベントレジ
スタ（ＬＩＥＶＥＮＴ）のデータを読み取る。データ読
取が行われると、レイヤ１制御回路ｌＯからコントロー
ラ２１への割り込み要求が解除されると共に、コントロ
ーラ２ＩではｆｌＯＭ２２内の制御プログラムＬ１によ
る演算処理が実行される。
端末装置ＴＥが下り回線１０ａを介して信号ＩＮＦＯ２
を受信したとする。これにより、しイヤｌ制御回路１０
では、レイヤ１イベントレジスタ（Ｌ Ｉ ＥＶＥＮＴ
）にＴ Ｎ＋’；’０２受信を示すデータがセットされ
る。第３図はレイヤｌイベントレジスタの構成を示した
ものである。次いで、レイヤ１制御回路１０からコント
ローラ２１に割り込み要求が行われる。第４図はコント
ローラ２Ｉにおける割り込み要求レジスタの構成を示し
たものである。この図に示すように、コントローラ２１
はレイヤ１制御回路１０からの割り込みを最優先とする
ようになっている。従って、この時点でコントローラ２
１は、レイヤ２の処理を中断し、レイヤｌイベントレジ
スタ（ＬＩＥＶＥＮＴ）のデータを読み取る。データ読
取が行われると、レイヤ１制御回路ｌＯからコントロー
ラ２１への割り込み要求が解除されると共に、コントロ
ーラ２ＩではｆｌＯＭ２２内の制御プログラムＬ１によ
る演算処理が実行される。
この演算処理の結果、第２図に示すようにレイヤｌ制御
回路１０の動作モードはＦ６モード（同期状態）とされ
る。また、コントローラ２１は、レイヤ１制御回路１０
に対して信号ＩＮＦ”０３の送出をｒｈ示ずべく、レイ
ヤｌコマンドレジスタ（ＬＩ ＣＯＭＤ）に当該データ
をセットする。このレイヤ１コマンドレジスタ（ＬＩＣ
ＯＭＤ）の構成を第５図に示す。そして、レイヤｌコマ
ンドレジスタ（Ｌ Ｉ ＣＯＭＤ）のデータがレイヤ１
制御回路１０によって読み取られ、レイヤｌ制御回路１
０から上り回線１０ｂへ信号ＩＮＦＯ３が送出される。
回路１０の動作モードはＦ６モード（同期状態）とされ
る。また、コントローラ２１は、レイヤ１制御回路１０
に対して信号ＩＮＦ”０３の送出をｒｈ示ずべく、レイ
ヤｌコマンドレジスタ（ＬＩ ＣＯＭＤ）に当該データ
をセットする。このレイヤ１コマンドレジスタ（ＬＩＣ
ＯＭＤ）の構成を第５図に示す。そして、レイヤｌコマ
ンドレジスタ（Ｌ Ｉ ＣＯＭＤ）のデータがレイヤ１
制御回路１０によって読み取られ、レイヤｌ制御回路１
０から上り回線１０ｂへ信号ＩＮＦＯ３が送出される。
次に、下り回線１０ａを介して信号ＩＮＦＯ４が受信さ
れると、上述の手順と同様に、レイヤ２制御回路２０内
のコントローラ２１によって、レイヤ１制御回路１０は
Ｆ７モード（起動状態）とされ、また、レイヤ１制御回
路ＩＯから上り回線■Ｏｂへ信号［ＮＦ’０３が送出さ
れる。これにより、端末装置′ｒＥは、上り回線１０ａ
および下り回線１０ｂを介して他の通信ユニットとのレ
イヤ２以上の通信を開始する。そして、相手の通信ユニ
ットが通信を打ち切り、下り回線に信号ＩＮｒ’ＯＯを
送出すると、これが、レイヤ１制御回路１０によって受
信される。そして、上述の手順と同様、レイヤ２制御回
路２０によって、レイヤｌ制御回路ｌＯはＦ３モードと
され、上り回線ｔａｂに信号ＩＮＦＯＯが送出され、通
信が終了する。以上の一連の処理概要を第６図に示す。
れると、上述の手順と同様に、レイヤ２制御回路２０内
のコントローラ２１によって、レイヤ１制御回路１０は
Ｆ７モード（起動状態）とされ、また、レイヤ１制御回
路ＩＯから上り回線■Ｏｂへ信号［ＮＦ’０３が送出さ
れる。これにより、端末装置′ｒＥは、上り回線１０ａ
および下り回線１０ｂを介して他の通信ユニットとのレ
イヤ２以上の通信を開始する。そして、相手の通信ユニ
ットが通信を打ち切り、下り回線に信号ＩＮｒ’ＯＯを
送出すると、これが、レイヤ１制御回路１０によって受
信される。そして、上述の手順と同様、レイヤ２制御回
路２０によって、レイヤｌ制御回路ｌＯはＦ３モードと
され、上り回線ｔａｂに信号ＩＮＦＯＯが送出され、通
信が終了する。以上の一連の処理概要を第６図に示す。
「発明の効果」
以上説明したように、この発明によれば、第１の制御回
路の動作モードを変更させるイベントが生起した場合に
、前記第２の制御回路における上位階層の処理を行う演
算処理手段を最優先で用いることにより、該生起イベン
トデータと前記第１の制御回路の現在の動作モードとに
対して所定の演算処理を行い、該演算処理結果に従って
、前記第１の制御回路の動作モードを更新し、新しい動
作モードに遷移すると共に前記第１の制御回路に対して
制御データを供給し、イベントデータを出力する手段を
設けたので、第１の制御回路の状態制御がわずかのステ
ップ数のソフトウェアによって実行され、状態制御のた
めの回路を削減することができる。従って、第１の制御
回路および第２の制御回路の両方を含む回路を１チツプ
の通信制御集積回路として実現することができる。これ
により、通信ユニットの部品点数が減少し、信頼性が向
上すると共に、通信ユニットのコストダウンを行うこと
ができる。また、従来、別々のＬＳＩ（大規模集積回路
）チップで実現されていた２つの制御回路が１つのＬＳ
Ｉチップで実現されるので、各制御回路間の信号伝送を
従来よりら高速に行うことが可能となり、性能が向上す
るという効果が得られろ。
路の動作モードを変更させるイベントが生起した場合に
、前記第２の制御回路における上位階層の処理を行う演
算処理手段を最優先で用いることにより、該生起イベン
トデータと前記第１の制御回路の現在の動作モードとに
対して所定の演算処理を行い、該演算処理結果に従って
、前記第１の制御回路の動作モードを更新し、新しい動
作モードに遷移すると共に前記第１の制御回路に対して
制御データを供給し、イベントデータを出力する手段を
設けたので、第１の制御回路の状態制御がわずかのステ
ップ数のソフトウェアによって実行され、状態制御のた
めの回路を削減することができる。従って、第１の制御
回路および第２の制御回路の両方を含む回路を１チツプ
の通信制御集積回路として実現することができる。これ
により、通信ユニットの部品点数が減少し、信頼性が向
上すると共に、通信ユニットのコストダウンを行うこと
ができる。また、従来、別々のＬＳＩ（大規模集積回路
）チップで実現されていた２つの制御回路が１つのＬＳ
Ｉチップで実現されるので、各制御回路間の信号伝送を
従来よりら高速に行うことが可能となり、性能が向上す
るという効果が得られろ。
第１図はこの発明の一実施例による通信制御集積回路１
の構成を示すブロック図、第２図は同実施例におけるレ
イヤ１制御回路１０の動作を示す状態遷移表の一部、第
３図は同実施例におけろレイヤｌイベントレジスタ（Ｌ
ＩＥＶＥＮＴ）の構成を示す図、第４図は同実施例にお
ける割り込み要求レジスタの構成を示す図、第５図は同
実施例におけるレイヤｌコマンドレジスタ（ＬＩＣＯＭ
Ｄ）の構成を示す図、第６図は同実施例における割り込
み処理プログラムの概要を示すフローチャートである。 ■ ・・・・・・通信制御集積回路、 ０・・・・・・レイヤ 制御 回路、 ０・・・・・・レイヤ２制御回路、 ・・・・・・コン トローラ、 ２・・・・・・ＲＯＭ０
の構成を示すブロック図、第２図は同実施例におけるレ
イヤ１制御回路１０の動作を示す状態遷移表の一部、第
３図は同実施例におけろレイヤｌイベントレジスタ（Ｌ
ＩＥＶＥＮＴ）の構成を示す図、第４図は同実施例にお
ける割り込み要求レジスタの構成を示す図、第５図は同
実施例におけるレイヤｌコマンドレジスタ（ＬＩＣＯＭ
Ｄ）の構成を示す図、第６図は同実施例における割り込
み処理プログラムの概要を示すフローチャートである。 ■ ・・・・・・通信制御集積回路、 ０・・・・・・レイヤ 制御 回路、 ０・・・・・・レイヤ２制御回路、 ・・・・・・コン トローラ、 ２・・・・・・ＲＯＭ０
Claims (1)
- 【特許請求の範囲】 外部からの受信信号を処理し、該受信信号に対する応答
信号およびその他の送信信号を外部へ出力する第１の制
御回路と、前記第１の制御回路における処理の上位階層
の処理を行う第２の制御回路とを、共に搭載してなる通
信制御集積回路であって、 前記第１の制御回路の動作モードを変更させるイベント
が生起した場合に、前記第２の制御回路における上位階
層の処理を行う演算処理手段を最優先で用いることによ
り、該生起イベントデータおよび前記第１の制御回路の
現在の動作モードに対して所定の演算処理を行い、該演
算処理結果に従って、前記第１の制御回路の動作モード
を更新し、新しい動作モードに遷移すると共に前記第１
の制御回路に対して、制御データを供給し、イベントデ
ータを出力する手段 を具備することを特徴とする通信制御集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334188A JP2789628B2 (ja) | 1988-12-29 | 1988-12-29 | 通信制御集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334188A JP2789628B2 (ja) | 1988-12-29 | 1988-12-29 | 通信制御集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02180457A true JPH02180457A (ja) | 1990-07-13 |
| JP2789628B2 JP2789628B2 (ja) | 1998-08-20 |
Family
ID=18274523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63334188A Expired - Fee Related JP2789628B2 (ja) | 1988-12-29 | 1988-12-29 | 通信制御集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789628B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076328A (ko) * | 2000-01-19 | 2001-08-11 | 이정태 | 티씨피/아이피를 하드웨어적으로 처리하는 장치 및 그동작방법 |
-
1988
- 1988-12-29 JP JP63334188A patent/JP2789628B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2789628B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010094216A1 (zh) | 主从网络设备配置方法、装置和系统 | |
| EP1269700A2 (en) | Integrated access device controller | |
| KR910005654B1 (ko) | 통신스테이션 | |
| JP4571313B2 (ja) | 冗長システムの状態同期 | |
| JP3885647B2 (ja) | インタネットプロトコル対応構内用電子交換機及びそれに用いる制御対象端末ポート数拡張方法 | |
| JPH02180457A (ja) | 通信制御集積回路 | |
| JP3195832B2 (ja) | ディジタル電話装置 | |
| KR100290660B1 (ko) | 비대칭 디지털가입자망 접속시스템의 동기원클럭선택장치 및 그운용방법 | |
| JPH0936882A (ja) | Ｓｏｎｅｔ伝送装置の回線接続変更システム | |
| KR100776454B1 (ko) | 멀티프레임 처리 장치 및 방법 | |
| JP3405450B2 (ja) | Ｓｄｈネットワーク監視システム及び方法 | |
| KR100297289B1 (ko) | 교환시스템의통합가입자정합장치및그제어방법 | |
| KR100295831B1 (ko) | 교환기의 유럽전송방식 중계선 처리 기능과 넘버.7 프로토콜 기능 통합 장치 | |
| JPH06311574A (ja) | 網同期制御方法 | |
| JPH0730644A (ja) | 電話交換システム | |
| JP2002222161A (ja) | 半導体装置、及びデータ転送方法 | |
| JPH05276148A (ja) | 通信装置 | |
| JPH08125747A (ja) | オーダーワイヤ回路 | |
| JPH05114913A (ja) | 通信制御方式 | |
| KR19980049363A (ko) | 대용량 통신처리시스템의 경로 설정방법 | |
| JPH08139714A (ja) | フレーム同期方式 | |
| JPH0286243A (ja) | 通信プロトコル処理方法 | |
| KR19980046507A (ko) | 사설교환기의 no.7 신호처리장치 | |
| KR20050012492A (ko) | Ｈａｍｓ-5 시스템에서의 물리적 라인 장애관리 방법 | |
| KR20030054370A (ko) | 키폰 시스템의 하이웨이 확장 방법 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |