JPH02171803A - シーケンス制御装置用割り込み入力ユニット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、予め設定されたシーケンス制御プログラムに
よって機器を制御するシーケンス制御装置に用いる割り
込み入カニニットに関するものである。

［従来の技術］ 従来、予め設定されたシーケンス制御プログラムによっ
て機器を制御するようにしたシーケンス制御装置に用い
る割り込み入カニニットは、第６図に示すように、入力
スイッチＳ　Ｗ　＋〜ＳＷｎがオンすると、フォトカプ
ラＰＣ，〜ＰＣｎがオンしてインバータ１１〜Ｉｎを介
してフリップフロラ１Ｆ　Ｆ　＋〜ＦＦｎがセットされ
、フリップフロップＦＦ、〜ＦＦｎ出力Ｑがノア回路Ｎ
ＯＲを介して割り込み信号ＩＮＴとして出力され、シー
ケンス制御装置のＣＰＵユニットへ入力されるようにな
っていた。シーダンス制御装置のＣＰＬＩユニットでは
、すぐに割り込み信号ＩＮＴを受は付けて実行中のシー
ケンス制御プログラムを中止し、バッファ回路Ｂのデー
タ（Ｄｏ〜Ｄ７）を読み出す読み出し信号ＲＤを出力し
、バッファ回路Ｂから°どの入力スイッチＳＷｌ〜Ｓ　
Ｗ　ｎからの割り込みかを示ずデータＤＯ〜Ｄ７を読み
出し、読み出されたデータＤＯ〜Ｄ７に基づいて予め設
定されている割り込みプログラム（オンされた入力スイ
ッチＳＷＩ〜Ｓ　Ｗ　ｎに対応する割り込み処理を行う
ブログラム）を実行する。上記割り込ｈプログラム処理
が終了すると、ラッチ回路１＝　、にフリップフロップ
Ｆ　Ｆ　、〜ＦＦｎのクリア信号ＣＬＲをラッチ信号Ｌ
Ｄ、にてセットして割り込み信号ＩＮＴとクリアする。

その後、ＣＰ　Ｕユニットは、中止したシーケンス制御
プロゲラムの処理を再開して通常のシーケンス制御を行
う。第７図は上述の動作を示すタイムチャートである。

一方、ＣＰＩＪユニットの割り込み処理機能としては、
上述の通常割り込み（随時割り込み）の池に、一定時間
毎に割り込み処理を行う定時割り込みがあり、この定時
割り込み処１′１１！機能は通常ソフト的に実現されて
いる。第８図は上記定時割り込み処理の動作説明図であ
り、ＣＰＵユニットのプログラムによってソフト的にＪ
ｌｌ成される内部タイマにより予め設定された１時間Ｔ
がカウントされるようになっており、一定時間Ｔが経過
して内部タイマがタイムアツプする毎に、その夕・ｆム
アッ１信号によって割り込みを発生させるようになって
いる。この定時割り込み発生によって実行中のシーケン
ス制御ブログラノ、が中止され、割り込みプログラムを
実行した後、再びタイマをセットしてシーケンス制御プ
ロゲラ１１を続行するようになっている。

［発明が解決しようとする課題］ しかしながら、上述のように、ＣＰＵユニットのプログ
ラムによりソフト的に定時割り込み処理ｖ１能を実現し
たものにあっては、内部タイマのタイム７１１時間を変
更して割り込み発生間隔を変える場合には、ＣＰＵユニ
ットのフ゛ログラムを変更する必要があるので、定時割
り込み発生間隔を容易に変更できず、施工時における設
備の調整作業がやり難いという問題があった。

また、定時割り込み発生用の内部タイマの数も１問に制
限されているので、異なったタイミング（例えば、１０
ｍ５，１００ｍ５，１．ｓｅｃ間隔）でそれぞれ別の割
り込みプログラムを実行させることができないという問
題があった。

本発明は上記の点に鑑みて為されたもので、ｌす、その
目的とするところは、定時割り込み発生間隔を容易に変
更でき、施工時における設備の調整作業がやり易・ぐ、
しかも異なったタイミングでそれぞれ別の割り込み１０
グラムを実行させることができるシーケンス制御装置用
割り込み入カニニットを提供することにある。

［ｙ、題を解決するための手段］ 本発明のシーケンス制御装置用割り込み入カニニットは
、ボリュームにてタイムアツプ時間が設定自在なタイマ
回路を具備し、タイマ回路からタイムアツプ信号が出力
される毎にシーケンス制御装置のＣＰ　Ｕユニットへの
割り込み信号を発生させるとと６に、割り込み１０グラ
ムの実行後にＣＰＵユニットから出力されるクリア信号
によって割り込み信号をクリアする割り込み制御手段を
設けたものである。

［作　用］ 本発明は上述のように構成されており、ボリュームにて
タイムアツプ時間が設定自在なタイマ回路からタイムア
ツプ信号が出力される毎にンーケンス制御装置のＣＰＵ
ユニットへの割り込み信号を発生させるようにしており
、ボリュームにてタイマ回路のタイムアツプ時間を変更
するだけで、定時割り込み発生間隔を容易に変更でき、
施工時における設備の調整作業がやり易く、しがも、タ
イマ回路を必要に応じて増設することにより、異なった
タイミングでそれぞれ別の割り込みプログラムを実行さ
せることができる。

［実施例〕 第１図は本発明−実施例を示すもので、ボリュームＶＲ
，〜ＶＲｎにてタイムアツプ時間が設定自在なタイマ回
路ＴＩ−Ｔｎを具備し、タイマ回路Ｔ１〜Ｔ口からタイ
ムアツプ信号が出力される毎にシーケンス制御装置のＣ
ＰＵユニットｌ＼の割り込み信号ＩＮＴを発生させると
ともに、割り込みプログラムの実行後にＣＰＵユニット
から出力されるクリア信号ｃ　Ｌ　Ｒによって割り込み
１，３号了Ｎ′ｒをクリアする割り込み制御手段ＣＯを
設けたものである。実施例にあっては、タイマ回路′Ｆ
〜Ｔｒ＋は、外付けのコンデンサＣ０〜Ｃｎおよびボリ
ュームＶＲ，〜ＶＲｎよつなるＣＲ時定数回路にてタイ
ムアツプ時間Ｔが設定されるタイマＩＣにて形成されて
いる。また、他の構成および動作は第６図従来例と同様
である。

以下、実施例の動作について説明する。第２図は実施例
の動作を示すタイムチャートであり、まず、ＣＰＵユニ
ットからラッチ回路Ｌ１を介して割り込み許可信号が与
えられ、この割り込み許可信号はタイマ回路Ｔ１〜Ｔｎ
のクリア端子に印加されているので、この時点からタイ
マ回路１゛１〜Ｔｎはカウントを開始する１次に、タイ
マ回路Ｔ〜Ｔ口がタイムアツプすると、出力Ｙが′Ｈ”
になってタイ、ムアップ信号が出力され、ノア回路ＮＯ
Ｒを介してＣＰＵクーニットへの割り込み信号ＩＮＴが
出力される。この割り込み信号ＩＮＴを受けたＣＰＵユ
ニットでは、通常のシーケンス制御プログラムの実行を
中止し、割り込みプログラムを実行する１割り込みプロ
グラムの実行後は、ラッチ回路Ｌ１を介してタイマ回路
Ｔ、〜Ｔｎにクリア信号を与え、タイマ回路Ｔ、を初期
状態に戻して割り込み信号ＩＮＴをクリアし、中止した
元のシーケンス制御プログラムの続きを実行する。

以上のように、実施例では、複数個のタイマ回路Ｔ、〜
Ｔｎにて割り込みタイミングが設定される定時割り込み
処理を同時に行うことができ、異なったタイミングで別
の割り込みプログラムを実行させることにより、複数の
機器の定時運転が行えるようになっている。また、ボリ
ュームＶＲ，〜ＶＲｎによってタイマ回路Ｔ、〜Ｔｎの
タイムアツプ時間が容易に設定でき、定時割り込み発生
間隔を容易に変更できるので、施工時における機器の調
整作業が容易に行える。

第３図は他の実施例を示すもので、前記実施例と同様の
割り込み入カニニットにおいて、入力スイッチＳＷ、−
８Ｗｎがオンされることにより、フォトカプラＰ　Ｃ＋
〜ＰＣｎ、インバータ１．〜Ｉｎを介してセットされる
フリップフロップＦＦ〜ＦＦｎを付加し、フリップ７０
ッ１ＦＦ、〜ＦＦｎ出力にてタイマ回路Ｔｌ〜Ｔｎの動
作を開始させ、タイマ回路Ｔ、〜Ｔｎがタイムアツプし
たときに割り込み信号ＩＮＴを出力するようにしたもの
である。また、ＣＰＵユニットから出力されるラッチ信
号Ｌ　Ｄ　２によってフリップフロラ１ＦＦ１〜ＦＦｎ
のプリセット信号をラッチするラッチ回路Ｌ２が設けら
れている。

第４図は上記実施例の動作を示すタイムチャートであり
、例えば、入力スイッチＳＷ１がオンされると、フリッ
プフロラ１ＦＦ、出力Ｑが”Ｈ″になり、タイマ回路Ｔ
１が限時動作を開始し、タイムアツプした時点でタイマ
回路Ｔ１出力Ｙが”Ｈ”になってＣＰＵユニットへ割り
込み信号ＩＮ〒が出力される０割り込み信号ＩＮＴを受
けたＣＰＬＩユニットでは、実行中のシーケンス制御１
０グラノ、を中止して、バッファ回路Ｂからのデータを
読み出して所定の割り込みプログラムを実行する。割り
込みプログラムを実行した後、クリア信号を出力してフ
リップフロップＦＦ、をクリアするとともに、タイマ回
路Ｔ１を初期化する。なお、この場合、ラッチ回路Ｌ２
の出力は！ＩＨ１１としておく１以上のように、本実施
例では、入力スイッチＳＷ、〜Ｓ　Ｗ　ｎがオンしてか
ら、一定時間後に所定の割り込みプログラムを実行させ
ることができ、タイマ回路Ｔ１〜Ｔｎに設定されるタイ
ムアツプ時間を０にすることにより、第６図従来例と同
様の随時割り込み処理を行わせることもできる。

また、第５図に示すように、ラッチ回路り、出力を”Ｈ
″とし、ラッチ回路し２出力をＬ”とすることにより、
タイマ回路Ｔ、を動作させて第１図実施例と同様のＷｌ
つ込み処理を行わせることができる。

［発明の効果］ 本発明は上述のように構成されており、ボリュームにて
タイムアツプ時間が設定自在なタイマ回路からタイムア
ツプ信号が出力される毎にシーケンス制御装置のＣＰＵ
ユニットへの割り込み信号を発生させるようにしており
、ボリュームにてタイマ回路のタイムアツプ時間を変更
するだけで、定時割り込み発生間隔を容易に変更でき、
施工時における設備の調整作業がやり易く、しかも、タ
イマ回路を必要に応じて増設することにより、異なった
タイミングでそれぞれ別の割り込み１０グラノ、を実行
させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明一実施例の回路図、第２図は同上の動作
説明図、第３図は他の実施例の回路図、第４図および第
５図は同上の動作説明図、第６図は従来例の回路図、第
７図は同上の動作説明図、第８図は他の従来例の動作説
明図である。 ■Ｒ１〜■Ｒｎはボリューム、Ｔ、〜Ｔｎはタイマ回路
、ＣＯは割り込み制御手段である。 代理人　弁理士　石　１）長　じ 第４図 １１５閃 ！ｉ！７ｒ１！Ｊ １［８ 図 手続補正書く自発）

Claims (1)

【特許請求の範囲】
1. （１）ボリュームにてタイムアップ時間が設定自在なタ
   イマ回路を具備し、タイマ回路からタイムアップ信号が
   出力される毎にシーケンス制御装置のＣＰＵユニットへ
   の割り込み信号を発生させるとともに、割り込みプログ
   ラムの実行後にＣＰＵユニットから出力されるクリア信
   号によって割り込み信号をクリアする割り込み制御手段
   を設けたことを特徴とするシーケンス制御装置用割り込
   み入力ユニット。