JPH02155466A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH02155466A JPH02155466A JP30968188A JP30968188A JPH02155466A JP H02155466 A JPH02155466 A JP H02155466A JP 30968188 A JP30968188 A JP 30968188A JP 30968188 A JP30968188 A JP 30968188A JP H02155466 A JPH02155466 A JP H02155466A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- output
- signal
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 20
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 25
- 230000010356 wave oscillation Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はインバータ回路と整流・平滑回路とを組み合
わせて@流電力を得る直流電源装置でスイッチング動作
異常時の保護の改善に関するものである。
わせて@流電力を得る直流電源装置でスイッチング動作
異常時の保護の改善に関するものである。
第4図は従来の直流電源装置の1例を示すもので(りは
直流電力を供給する1次電源、C2)は電流のオン・オ
フを行なうためのスイッチングg子、(31は高周波ト
ランス、C4)はこの高周波トランスからの出力を整流
するだめの整流回路、(5)はこの整流回路の出力を平
滑するための平滑回路、(61は負荷。
直流電力を供給する1次電源、C2)は電流のオン・オ
フを行なうためのスイッチングg子、(31は高周波ト
ランス、C4)はこの高周波トランスからの出力を整流
するだめの整流回路、(5)はこの整流回路の出力を平
滑するための平滑回路、(61は負荷。
(7)は基準電圧を出力するための基準電圧発生回路。
(8)はこの基準電圧発生回路の出力と上記平滑回路(
5)の出力信号との差を検出・増幅するための誤差増幅
器、(9)は上記平滑回路+51の位相特性を改善する
ための位相補償回路、IIl]はパルス幅制御の基準と
なる三角波?出力するための三角波発振回路。
5)の出力信号との差を検出・増幅するための誤差増幅
器、(9)は上記平滑回路+51の位相特性を改善する
ための位相補償回路、IIl]はパルス幅制御の基準と
なる三角波?出力するための三角波発振回路。
αυけこの三角波発振回路の出方と上記位相補償回路(
9)の出力信号とによってパルス幅に変換するためのパ
ルス幅変調回路、azはこのパルス幅変調回路の出力信
号を上記スイッチング素子(2)の駆動信号に増幅する
ためのドライバである。
9)の出力信号とによってパルス幅に変換するためのパ
ルス幅変調回路、azはこのパルス幅変調回路の出力信
号を上記スイッチング素子(2)の駆動信号に増幅する
ためのドライバである。
また、第5図は従来のこの種の装置の動作図を示したも
ので、0′)け三浄波信号VTと位相補償回路出力電圧
veの動作波形図、(イ)はパルス幅変調回路出力電圧
Vpの動作波形図、(つ)は整流回路出力電圧VROと
平滑回路出力電圧vOの動作波形図。
ので、0′)け三浄波信号VTと位相補償回路出力電圧
veの動作波形図、(イ)はパルス幅変調回路出力電圧
Vpの動作波形図、(つ)は整流回路出力電圧VROと
平滑回路出力電圧vOの動作波形図。
に)はスイッチング電流Iの動作波形図である。これよ
り第4図及び第5図に基づいて説明する。
り第4図及び第5図に基づいて説明する。
従来のこの種の装置においては、1次電源(1)から供
給される電力をスイッチング素子(2)によってパルス
状の電力に変換し高周波トランス+31 K入力する。
給される電力をスイッチング素子(2)によってパルス
状の電力に変換し高周波トランス+31 K入力する。
この高周波トランス(3)によって所定の電圧に降圧又
は昇圧した電力に変換し、これを整流回路(4)により
逆電圧f:m止した後さらに平滑回路(5)Kよって直
流に変換し、平滑回路出力電圧Voの直流電力を負荷t
a)に供給する。
は昇圧した電力に変換し、これを整流回路(4)により
逆電圧f:m止した後さらに平滑回路(5)Kよって直
流に変換し、平滑回路出力電圧Voの直流電力を負荷t
a)に供給する。
また、前記平滑回路出力電圧vOけ誤差増幅器(81に
入力すると共に、一方基準電圧発生回路(7)からの出
力である基準電圧vRを上記誤差増幅器(8)に入力す
る。
入力すると共に、一方基準電圧発生回路(7)からの出
力である基準電圧vRを上記誤差増幅器(8)に入力す
る。
この誤差増幅器(8)によって基準電圧VRに対する平
滑回路出力電圧VOの電位差に比例し九信号を出力し0
位相補償回路(9)に入力する。この位相補償回路(9
)によって上記平滑回路+51の位相特性を改善して、
第5図の動作図の(7)に示す様に位相補償回路出力電
圧Ve としてパルス幅変調回路a11に入力すると共
に、一方三角波発振回路へαからの出力である三角波信
号VTをパルス幅変調回路allに入力する。このパル
ス幅変調回路allによって、第5図の動作図の(イ)
に示す様に前記位相補償回路出力電圧Veが前記三角波
信号VT より大きり場合はスイッチング素子+2)
全OF’ Fの状態、逆に小さい場合は上記スイッチ
ング素子(2)をONの状態。
滑回路出力電圧VOの電位差に比例し九信号を出力し0
位相補償回路(9)に入力する。この位相補償回路(9
)によって上記平滑回路+51の位相特性を改善して、
第5図の動作図の(7)に示す様に位相補償回路出力電
圧Ve としてパルス幅変調回路a11に入力すると共
に、一方三角波発振回路へαからの出力である三角波信
号VTをパルス幅変調回路allに入力する。このパル
ス幅変調回路allによって、第5図の動作図の(イ)
に示す様に前記位相補償回路出力電圧Veが前記三角波
信号VT より大きり場合はスイッチング素子+2)
全OF’ Fの状態、逆に小さい場合は上記スイッチ
ング素子(2)をONの状態。
を可能にするパルス信号に変換してパルス幅変調回路出
力電圧Vp としてドライバazに入力する。
力電圧Vp としてドライバazに入力する。
このドライバ03によって入力された前記パルス幅変調
回路出力電圧Vpをスイッチング素子(2)の駆動信号
に増幅して上記スイッチング素子(2)のオン・オフ制
御を行なう。この結果、第5図の動作図のに)K示す様
にスイッチング電流Iが高周波トランス(3)に流入し
、役)に示す様に整流回路出力電圧VROはパルス状の
電圧波形となり、したがって平滑回路出力電圧Voは基
準電圧発生回路(7)からの基準電圧VRに対応した直
流電圧に安定化することになる。
回路出力電圧Vpをスイッチング素子(2)の駆動信号
に増幅して上記スイッチング素子(2)のオン・オフ制
御を行なう。この結果、第5図の動作図のに)K示す様
にスイッチング電流Iが高周波トランス(3)に流入し
、役)に示す様に整流回路出力電圧VROはパルス状の
電圧波形となり、したがって平滑回路出力電圧Voは基
準電圧発生回路(7)からの基準電圧VRに対応した直
流電圧に安定化することになる。
いまこの様な構成において6第5図の動作図の時間t1
以後に示す俤に時間t1 の時点で三角波信号VTが
ピーク電圧で一定になるラッチアップ現象になった場合
、第5図の(7)に示す様に三角波信号VTが平滑回路
出力電圧VOに対して常に大きい状態になる。前記三角
波信号VT と前記平滑回路出力電圧vOとの相関関係
で第5図の(イ)K示す様にパルス幅変調回路出力電圧
VPはスイッチング素子(2)を常にON状態可能にす
る信号となる。
以後に示す俤に時間t1 の時点で三角波信号VTが
ピーク電圧で一定になるラッチアップ現象になった場合
、第5図の(7)に示す様に三角波信号VTが平滑回路
出力電圧VOに対して常に大きい状態になる。前記三角
波信号VT と前記平滑回路出力電圧vOとの相関関係
で第5図の(イ)K示す様にパルス幅変調回路出力電圧
VPはスイッチング素子(2)を常にON状態可能にす
る信号となる。
これに同期して上記スイッチング素子(2)もON状態
を維持する動作となる結果、第5図のに)K示す様にス
イッチング電流L流■が定常値に対して増大すると共に
、@に示す様に整流回路出力電圧VROはパルス状電圧
の波高値で一定となり、したがって平滑回路出力電圧V
oは前記波高値に漸近する様増加する。
を維持する動作となる結果、第5図のに)K示す様にス
イッチング電流L流■が定常値に対して増大すると共に
、@に示す様に整流回路出力電圧VROはパルス状電圧
の波高値で一定となり、したがって平滑回路出力電圧V
oは前記波高値に漸近する様増加する。
ところで、この従来の装置においては三角波発振回路(
11)の異常等による三角波信号7丁のラッチアップ現
象によって過大なスイッチング電流Iが流れてスイッチ
ング素子(2)、高周波トランス(3)等の劣化や破壊
を起こすこと、また平滑回路出力電圧vOの過電圧で負
荷(6)が劣化や破壊を起こすなどの課題があった。
11)の異常等による三角波信号7丁のラッチアップ現
象によって過大なスイッチング電流Iが流れてスイッチ
ング素子(2)、高周波トランス(3)等の劣化や破壊
を起こすこと、また平滑回路出力電圧vOの過電圧で負
荷(6)が劣化や破壊を起こすなどの課題があった。
この発明は、従来のこの種の装置の課題を解決するため
になされたもので、三角波信号VTのラッチアップ現象
時において、スイッチング素子。
になされたもので、三角波信号VTのラッチアップ現象
時において、スイッチング素子。
高周波トランス等の劣化や二次的要素による破壊を防止
し、ま九負荷等に悪影響を与えずに保護することを目的
とする。
し、ま九負荷等に悪影響を与えずに保護することを目的
とする。
この発明に係わる直流電源装置は、三角波信号の最終立
下がり時点から所定の一定時間経過後に立下がるパルス
を出力する定パルス幅発生回路と。
下がり時点から所定の一定時間経過後に立下がるパルス
を出力する定パルス幅発生回路と。
前記パルス出力とパルス幅変調回路出力電圧との論理積
を行なう論理積回路とを設け、上記論理回路の出力をド
ライバの入力端に与えるように構成し九ものである。
を行なう論理積回路とを設け、上記論理回路の出力をド
ライバの入力端に与えるように構成し九ものである。
仁の発明においては、三角波信号のラッチアップ現象時
点から一定時間経過後スイツチング素子を強制的にOF
F状態に保持させることによって。
点から一定時間経過後スイツチング素子を強制的にOF
F状態に保持させることによって。
スイッチング電流の増加を抑制後0にしてスイッチング
素子等の劣化・破壊や負荷等への悪影響を与えない保護
動作となる。
素子等の劣化・破壊や負荷等への悪影響を与えない保護
動作となる。
第1図はこの発明の一実施例を示す構成図、第2図は@
1図の内の一部分詳細回路例を示す図。
1図の内の一部分詳細回路例を示す図。
第3図はこの発明の詳細な説明するための図であり、以
下詳細に説明する。
下詳細に説明する。
第1図で(1)〜a3は上記従来の装置と同一のもので
あり1口3は三角波信号の最終立下がり時点から所定の
一定時間経過後に立下がるパルスを出力するための定パ
ルス幅発生回路、fi@は2つの入力信号の論理積を行
なう論理積回路であり、第2園で(19は定パルス幅発
生回路a1のN07回路、 tISは単安定マルチバイ
ブレータである。tた第3図はこの発明の動作図を示し
tもので、17)は三角波信号VT と位相補償回路出
力電Raveの動作波形図。
あり1口3は三角波信号の最終立下がり時点から所定の
一定時間経過後に立下がるパルスを出力するための定パ
ルス幅発生回路、fi@は2つの入力信号の論理積を行
なう論理積回路であり、第2園で(19は定パルス幅発
生回路a1のN07回路、 tISは単安定マルチバイ
ブレータである。tた第3図はこの発明の動作図を示し
tもので、17)は三角波信号VT と位相補償回路出
力電Raveの動作波形図。
(イ)はパルスIl!変調回路出力電圧VPの動作波形
図。
図。
(ロ)は整流回路出力電圧VRQと平滑回路出力電圧V
n cQ@h作波形図、に)はスイッチング電流C流!
の動作波形図、に)はNOT回路出力Vnの動作波形図
。
n cQ@h作波形図、に)はスイッチング電流C流!
の動作波形図、に)はNOT回路出力Vnの動作波形図
。
←)は単安定マルチバイブレータ出力つまり定パルス幅
発生回路出力電IEv、の動作波形図、(ホ)は論理積
回路出力電圧VDの動作波形図である。
発生回路出力電IEv、の動作波形図、(ホ)は論理積
回路出力電圧VDの動作波形図である。
いまこの様な構成において、第3図の動作図の時間t1
以前の(6)に示す様に定パルス幅発生回路03#i
内部で設定している立下がり遅延経過時間tgを三角波
信号7丁の1周期時間、つまりスイッチング周期時間で
より少し長くすると共に、前記立下がり遅延経過時間t
g ’KA閣内にfrたな三角波信号台が立下がった時
点で前記立下がり遅延経過時間tgの新開始点に移行す
る様動作する。この結果定パルス幅発生回路出力電圧V
aは有意条件で一定になるが、8g2図に示した回路例
で実施し次場合は第3図の(7)に示す三角波信号VT
をNOT回路11!DC入力することKよって第3
図のに)に示す様にNOT回路出力vnは前記三角波信
号7丁の立上がりしきい値及び立下がりに対応したパル
ス信号となり、この信号を単安定マルチバイブレータ(
I8のトリガ人力にすることによって第3図の(ロ)に
示す様に単安定マルチバイブレータ出力つまり定パルス
幅発生回路出力電圧VG を有意条件で一定にすること
ができる。
以前の(6)に示す様に定パルス幅発生回路03#i
内部で設定している立下がり遅延経過時間tgを三角波
信号7丁の1周期時間、つまりスイッチング周期時間で
より少し長くすると共に、前記立下がり遅延経過時間t
g ’KA閣内にfrたな三角波信号台が立下がった時
点で前記立下がり遅延経過時間tgの新開始点に移行す
る様動作する。この結果定パルス幅発生回路出力電圧V
aは有意条件で一定になるが、8g2図に示した回路例
で実施し次場合は第3図の(7)に示す三角波信号VT
をNOT回路11!DC入力することKよって第3
図のに)に示す様にNOT回路出力vnは前記三角波信
号7丁の立上がりしきい値及び立下がりに対応したパル
ス信号となり、この信号を単安定マルチバイブレータ(
I8のトリガ人力にすることによって第3図の(ロ)に
示す様に単安定マルチバイブレータ出力つまり定パルス
幅発生回路出力電圧VG を有意条件で一定にすること
ができる。
この定パルス幅発生回路出力電圧VG とパルス幅変調
回路出力電圧vpとを論理積回路114によって論理積
して#c3図の(ホ)に示す様に論理積回路出力電圧V
nは(−r)に示す前記パルス幅変調回路出力電圧VP
と相似で同期した動作波形となる。この論理積回路出力
電圧vDf:ドライバa3に入力することによって以下
従来装置と同じ動作をして安定化した直流電圧を出力す
る。
回路出力電圧vpとを論理積回路114によって論理積
して#c3図の(ホ)に示す様に論理積回路出力電圧V
nは(−r)に示す前記パルス幅変調回路出力電圧VP
と相似で同期した動作波形となる。この論理積回路出力
電圧vDf:ドライバa3に入力することによって以下
従来装置と同じ動作をして安定化した直流電圧を出力す
る。
次に第3図の動作図の時間t1以後に示す様に時間t1
0時点で三角波信号V?がラッチアップ現象になった
場合、第3図の(イ)に示す様にパルス幅変調回路出力
電圧VPは従来装置の動作と同じく三角波信号7丁と平
滑回路出力電圧vOとの相関関係でスイッチング素子(
2)を常KON状態可能にする信号となる。
0時点で三角波信号V?がラッチアップ現象になった
場合、第3図の(イ)に示す様にパルス幅変調回路出力
電圧VPは従来装置の動作と同じく三角波信号7丁と平
滑回路出力電圧vOとの相関関係でスイッチング素子(
2)を常KON状態可能にする信号となる。
一方第3図のφ)に示す様(定パルス幅発生回路出力電
圧VGは時間t1 直前の三角波信号VT の立下がり
を最終開始点として遅延経過時間tg以後有意条件を解
除するが、第2図に示した回路例で実施した場合は1g
3図の(3)に示す様にNOT回路出力Vnは前記三角
波信号VTの最終立下がり以後パルス信号停止状態とな
り、したがって単安定マルチバイブレータOeはiJ終
トリガが入力された時点から遅延経過時間tg経過後有
意条件から無意条件に移行する結果、前記定パルス幅発
生回路出力電圧Vaの条件を実現することかできる。
圧VGは時間t1 直前の三角波信号VT の立下がり
を最終開始点として遅延経過時間tg以後有意条件を解
除するが、第2図に示した回路例で実施した場合は1g
3図の(3)に示す様にNOT回路出力Vnは前記三角
波信号VTの最終立下がり以後パルス信号停止状態とな
り、したがって単安定マルチバイブレータOeはiJ終
トリガが入力された時点から遅延経過時間tg経過後有
意条件から無意条件に移行する結果、前記定パルス幅発
生回路出力電圧Vaの条件を実現することかできる。
この定パルス・−発生回路出力電圧Vaの有意条件解除
以後輪理積回路α巻によって、第3図の(ホ)K示す様
に論理積回路出力′電圧VDは前記ノくルス幅変調回路
出力電圧VP の状態に係わらず強制的に0になる。
以後輪理積回路α巻によって、第3図の(ホ)K示す様
に論理積回路出力′電圧VDは前記ノくルス幅変調回路
出力電圧VP の状態に係わらず強制的に0になる。
これによって第3図のに)K示す様にスイッチング電流
Iは遅延経過時間tg の間定常値に対して微増した後
に0になると共に、←)に示す様に整流回路出力電圧V
ROは前記遅延経過時間tg以後強制的に0となり、し
たがって平滑回路出力電圧vOは前記遅延経過時間tg
の開所定電圧に対して微増した後に0に漸近するよう動
作する。
Iは遅延経過時間tg の間定常値に対して微増した後
に0になると共に、←)に示す様に整流回路出力電圧V
ROは前記遅延経過時間tg以後強制的に0となり、し
たがって平滑回路出力電圧vOは前記遅延経過時間tg
の開所定電圧に対して微増した後に0に漸近するよう動
作する。
ところで、上記実施例ではスイッチング素子を1個使用
する一石フォワード型の直流電源装置について述べたが
、スイッチング素子を複数個使用するプッシュプル型や
ブリッジ型の直流電源装置についても利用もできるし、
また高周波トランスを使用しないチョッパ型の直流電源
装置にも利用できることはいうまでもない。
する一石フォワード型の直流電源装置について述べたが
、スイッチング素子を複数個使用するプッシュプル型や
ブリッジ型の直流電源装置についても利用もできるし、
また高周波トランスを使用しないチョッパ型の直流電源
装置にも利用できることはいうまでもない。
この発明は以上説明したとおり、三角波信号の最終立下
がり時点から所定の一定時間経過後に立下がるパルスを
出力する定パルス幅発生回路と。
がり時点から所定の一定時間経過後に立下がるパルスを
出力する定パルス幅発生回路と。
前記パルス出力とパルス幅変調回路出力電圧との論理積
を行なう論理積回路とを設け、この論理積回路の出力を
ドライバの入力として与えることによって、三角波発振
回路の異常等による三角波信号のラッチアップ現象時に
おいてもスイッチング電流の増加を抑制後0にし、また
直流電圧の過電圧を抑圧後0にする様動作する。
を行なう論理積回路とを設け、この論理積回路の出力を
ドライバの入力として与えることによって、三角波発振
回路の異常等による三角波信号のラッチアップ現象時に
おいてもスイッチング電流の増加を抑制後0にし、また
直流電圧の過電圧を抑圧後0にする様動作する。
したがってこの発明によれば三角波信号等の異常時にお
いてもスイッチング素子等の劣化・破壊を防止でき、か
つ負荷等への悪影響を与えないで保護できる効果がある
。
いてもスイッチング素子等の劣化・破壊を防止でき、か
つ負荷等への悪影響を与えないで保護できる効果がある
。
第1因はこの発明を適用した直流電源装置の回路例を示
す図、第2図は第1図の内の一部分詳細回路例を示す図
、第3図はこの発明の詳細な説明するための図、第4図
は従来の直流電源装置の回路図、、@5図は従来の直流
電源装置の動作を説明するための図である。 図中(11は1次電源、(2)はスイッチング素子、(
3)は高周波トランス、(4)は整流回路、(5)は平
滑回路。 (6)は負荷、(7)は基準電圧発生回路、(8)は誤
差増幅器、(9)は位相補償回路、 noは三角波発振
回路、(lυはパルス幅変調回路、αりはドライバ、
lI:Iけ定パルス幅発生回路、αlは論理積回路、0
9はNOT回路。 aeH単安定マルチバイブレータである。 なお1図中同一あるいは相当部分には同一符号を付して
示しである。
す図、第2図は第1図の内の一部分詳細回路例を示す図
、第3図はこの発明の詳細な説明するための図、第4図
は従来の直流電源装置の回路図、、@5図は従来の直流
電源装置の動作を説明するための図である。 図中(11は1次電源、(2)はスイッチング素子、(
3)は高周波トランス、(4)は整流回路、(5)は平
滑回路。 (6)は負荷、(7)は基準電圧発生回路、(8)は誤
差増幅器、(9)は位相補償回路、 noは三角波発振
回路、(lυはパルス幅変調回路、αりはドライバ、
lI:Iけ定パルス幅発生回路、αlは論理積回路、0
9はNOT回路。 aeH単安定マルチバイブレータである。 なお1図中同一あるいは相当部分には同一符号を付して
示しである。
Claims (1)
- 1次電源から電力をスイッチングするスイッチング素子
と、前記スイッチング素子の出力を整流する整流回路と
、前記整流回路の出力を平滑する平滑回路と、前記平滑
回路の出力を基準電圧信号と比較し負荷への供給電圧を
制御するための信号を発生する誤差増幅器と、前記誤差
増幅器の出力及び三角波信号とによりパルス信号に変換
して負荷への供給電圧の制御を行なうパルス幅変調回路
と、上記三角波信号の最終立下がり時点から所定の一定
時間遅延したパルス信号を発生する定パルス幅発生回路
と、前記定パルス幅発生回路の出力と上記パルス幅変調
回路の出力との論理積を行なう論理積回路と、前記論理
積回路の出力を電力増幅すると共に上記スイッチング素
子を制御するドライバとを備えたことを特徴とする直流
電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30968188A JPH02155466A (ja) | 1988-12-07 | 1988-12-07 | 直流電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30968188A JPH02155466A (ja) | 1988-12-07 | 1988-12-07 | 直流電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02155466A true JPH02155466A (ja) | 1990-06-14 |
Family
ID=17995998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30968188A Pending JPH02155466A (ja) | 1988-12-07 | 1988-12-07 | 直流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02155466A (ja) |
-
1988
- 1988-12-07 JP JP30968188A patent/JPH02155466A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4876433A (en) | Inverter controlled-type power source for arc welding | |
JPH0287976A (ja) | 電力変換装置 | |
JP3307814B2 (ja) | 直流電源装置 | |
US4148097A (en) | DC to DC converter utilizing current control for voltage regulation | |
JP3035922B2 (ja) | 電源回路の保護装置 | |
JPH02155466A (ja) | 直流電源装置 | |
JP2619851B2 (ja) | 電圧形インバータの並列運転制御回路 | |
JPS61216859A (ja) | ア−ク溶接用電源 | |
JPH0241778A (ja) | インバータ溶接機 | |
JPS61244269A (ja) | スイツチング電源 | |
JPS6132915B2 (ja) | ||
JPH065990B2 (ja) | Pwmインバータの制御方法 | |
JPH0274149A (ja) | チョッパ装置 | |
US5523935A (en) | AC/DC voltage converter | |
JPH0373191B2 (ja) | ||
JPH11162366A (ja) | ジャイロトロン電源装置 | |
JPH06209572A (ja) | 電力変換装置におけるスイッチング素子の保護装置 | |
JPH02228248A (ja) | スイッチング電源 | |
JPH0570385B2 (ja) | ||
JPS63117661A (ja) | 電源装置 | |
JP2000346968A (ja) | 加速電源装置 | |
JPH0260459A (ja) | Dc/dcコンバータの制御方法 | |
JPS6082065A (ja) | 電力変換装置 | |
JPH0880058A (ja) | 放電ランプ用安定化電源装置 | |
JPS60249867A (ja) | スイッチングレギュレータのパルス幅制御回路 |