JPH02150103A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH02150103A JPH02150103A JP30490488A JP30490488A JPH02150103A JP H02150103 A JPH02150103 A JP H02150103A JP 30490488 A JP30490488 A JP 30490488A JP 30490488 A JP30490488 A JP 30490488A JP H02150103 A JPH02150103 A JP H02150103A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- input terminal
- feedback circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 206010013647 Drowning Diseases 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高調波歪の小さい信号を出力する増幅回路に
関するものである。
関するものである。
従来の技術
近年、増幅回路は半導体集積回路において頻繁に用いら
れ、特に信号処理が複雑になるに従い、高調波歪の小さ
い信号を出力することが要求されている。
れ、特に信号処理が複雑になるに従い、高調波歪の小さ
い信号を出力することが要求されている。
以下、図面を参照しながら、従来の増幅回路の一例につ
いて説明する。
いて説明する。
第２図は、従来の増幅回路の一例を示した回路図である
。第２図において、１は信号入力端子、２はオペアンプ
、３は抵抗Ｒ，，Ｒ，によって構成される帰還回路、４
−ｂは電圧源ｖ；、電流源ＴＩ。
。第２図において、１は信号入力端子、２はオペアンプ
、３は抵抗Ｒ，，Ｒ，によって構成される帰還回路、４
−ｂは電圧源ｖ；、電流源ＴＩ。
トランジスタＱｌｌ、 Ｑ１０． Ｑ１０．抵抗Ｒ目、
Ｒ１２により構成されるバイアス回路、５は信号出力端
子である。
Ｒ１２により構成されるバイアス回路、５は信号出力端
子である。
以上のように構成された従来の増幅回路について、以下
その動作について説明する。
その動作について説明する。
信号入力端子１から入力された信号はオペアンプ２の正
入力端子に入力される。一方、オペアンプ２の負入力端
子には帰還回路３が接続されており、抵抗Ｒ，を通して
バイアス回路４−ｂ、抵抗Ｒ「を通してオペアンプ２の
出力端子に接続されている。以上の構成により、オペア
ンプ２の出力端子、つまり信号出力端子５からは、入力
と同相の信号が出力され、増幅率Ｇは、バイアス回路４
−ｂを構成するトランジスタＱ＋３のエミッタ抵抗をｒ
ｅ１３とすると、 で表わすことができる。
入力端子に入力される。一方、オペアンプ２の負入力端
子には帰還回路３が接続されており、抵抗Ｒ，を通して
バイアス回路４−ｂ、抵抗Ｒ「を通してオペアンプ２の
出力端子に接続されている。以上の構成により、オペア
ンプ２の出力端子、つまり信号出力端子５からは、入力
と同相の信号が出力され、増幅率Ｇは、バイアス回路４
−ｂを構成するトランジスタＱ＋３のエミッタ抵抗をｒ
ｅ１３とすると、 で表わすことができる。
一方、トランジスタＱＩ３のエミッタ抵抗ｒｅ１３は、
エミッタ電流ＩＥＩ３を用いると ここで ｋ：ボルツマン定数 ｑ：電子の電荷量 で表わされ、帰還回路３の抵抗Ｒ１に流れる電流をＴＲ
とし、第２図のように電流の向きを定義すると、 で表現でき、増幅率Ｇは、 と表わされる。
エミッタ電流ＩＥＩ３を用いると ここで ｋ：ボルツマン定数 ｑ：電子の電荷量 で表わされ、帰還回路３の抵抗Ｒ１に流れる電流をＴＲ
とし、第２図のように電流の向きを定義すると、 で表現でき、増幅率Ｇは、 と表わされる。
発明が解決しようとする課題
このような従来の構成では、入力信号レベルの変化によ
って帰還回路３を流れる電流ＩＲが変化するため、第１
式かられかるように増幅率Ｇも一定ではない。特に、バ
イアス回路４−ｂのトランジスタＱＩ３のエミッタの直
流動作点電位に対して、入力信号レベルが高い状態と低
い状態を比較すると、入力信号レベルの方が高い状態で
は電流ＩＲは正であり、Ｉ ｎ（＋）と表現すると、増
幅率Ｇ（＋、は ・・・・・・（２） となる。一方、入力信号レベルの方が低い状態では電流
ＩＲは負であり、 ＩＲ（っ（ＩＲ（−１は正）と表
現すると、増幅率Ｇ、−１は、 ・・・・・・（３） となり、第２式、第３式より Ｇ （＋） ＜ Ｇ （−） の関係が得られる。このように、増幅率は動作点に対し
て対称ではなく、出力信号の高調波歪、特に２次歪が大
きくなるという問題があった。
って帰還回路３を流れる電流ＩＲが変化するため、第１
式かられかるように増幅率Ｇも一定ではない。特に、バ
イアス回路４−ｂのトランジスタＱＩ３のエミッタの直
流動作点電位に対して、入力信号レベルが高い状態と低
い状態を比較すると、入力信号レベルの方が高い状態で
は電流ＩＲは正であり、Ｉ ｎ（＋）と表現すると、増
幅率Ｇ（＋、は ・・・・・・（２） となる。一方、入力信号レベルの方が低い状態では電流
ＩＲは負であり、 ＩＲ（っ（ＩＲ（−１は正）と表
現すると、増幅率Ｇ、−１は、 ・・・・・・（３） となり、第２式、第３式より Ｇ （＋） ＜ Ｇ （−） の関係が得られる。このように、増幅率は動作点に対し
て対称ではなく、出力信号の高調波歪、特に２次歪が大
きくなるという問題があった。
本発明はこのような問題点を解決するもので、バイアス
回路の構成を変えることにより、出力信号の高調波歪を
抑制することを目的とするものである。
回路の構成を変えることにより、出力信号の高調波歪を
抑制することを目的とするものである。
課題を解決するための手段
この問題点を解決するために本発明は、ＮＰＮトランジ
スタとＰＮＰトランジスタのエミッタを接続し、ＰＮＰ
）ランジスタのベースをＮＰＮトランジスタのベース
より２ＶＢＥ電位の下がった点に接続したバイアス回路
で構成し、帰還回路３の抵抗Ｒ，を上記バイアス回路の
両トランジスタのエミッタに接続したものである。
スタとＰＮＰトランジスタのエミッタを接続し、ＰＮＰ
）ランジスタのベースをＮＰＮトランジスタのベース
より２ＶＢＥ電位の下がった点に接続したバイアス回路
で構成し、帰還回路３の抵抗Ｒ，を上記バイアス回路の
両トランジスタのエミッタに接続したものである。
作用
この構成により、帰還回路３の抵抗Ｒ１を流れる電流ｒ
Ｒが増幅率に与える影響は、直流動作点に対して対称に
なり、出力信号の高調波歪を小さ（することとなる。
Ｒが増幅率に与える影響は、直流動作点に対して対称に
なり、出力信号の高調波歪を小さ（することとなる。
実施例
以下、本発明の増幅回路の実施例について図面を参照し
ながら説明する。
ながら説明する。
第１図は本発明の実施例の回路図を示すものである。
これは、正入力端子が信号入力端子１に、負入力端子が
帰還回路３の抵抗Ｒ，，Ｒ，に、出力端子が信号出力端
子５と帰還回路３の抵抗Ｒｆの反対側に接続されている
オペアンプ２と、帰還回路３の抵抗Ｒ８の反対側に接続
され、トランジスタＱ＋。
帰還回路３の抵抗Ｒ，，Ｒ，に、出力端子が信号出力端
子５と帰還回路３の抵抗Ｒｆの反対側に接続されている
オペアンプ２と、帰還回路３の抵抗Ｒ８の反対側に接続
され、トランジスタＱ＋。
Ｑ２１ Ｑ３Ｔ Ｑ４．抵抗Ｒ，，Ｒ２からなるバイア
ス回路４ａから構成された回路である。
ス回路４ａから構成された回路である。
以上によって構成された増幅回路について、以下第１図
を用いてその動作を説明する。
を用いてその動作を説明する。
信号入力端子１から入力された信号は、オペアンプ２の
正入力端子に印加されてオペアンプ２は非反転増幅回路
として動作し、信号出力端子５へ入力と同相の信号を出
力する。増幅回路の増幅率Ｇは、帰還回路３の抵抗Ｒ，
から見たバイアス回路４−ａのインピーダンスをＺとす
ると、で求めることができる。
正入力端子に印加されてオペアンプ２は非反転増幅回路
として動作し、信号出力端子５へ入力と同相の信号を出
力する。増幅回路の増幅率Ｇは、帰還回路３の抵抗Ｒ，
から見たバイアス回路４−ａのインピーダンスをＺとす
ると、で求めることができる。
バイアス回路４−ａのトランジスタＱ３およびＱ４のエ
ミッタの直流動作点電位に対して入力信号レベルが高い
状態と低い状態についてインピーダンスＺを比較すると
、入力信号の方が高い状態では帰還回路３の抵抗Ｒ１に
流れる電流ＩＲは正であるから、トランジスタＱ３．Ｑ
４のエミッタ電流ＩＥ３・ ＩＥ４は ＩＥ３＜ＩＥ４ の関係になり、インピーダンスＺとしてはトランジスタ
Ｑ４のエミッタ抵抗ｒｅ４が支配的になる。
ミッタの直流動作点電位に対して入力信号レベルが高い
状態と低い状態についてインピーダンスＺを比較すると
、入力信号の方が高い状態では帰還回路３の抵抗Ｒ１に
流れる電流ＩＲは正であるから、トランジスタＱ３．Ｑ
４のエミッタ電流ＩＥ３・ ＩＥ４は ＩＥ３＜ＩＥ４ の関係になり、インピーダンスＺとしてはトランジスタ
Ｑ４のエミッタ抵抗ｒｅ４が支配的になる。
Ｚ（＋）Ｌｉｒｅ４
一方、入力信号レベルが低い状態では逆にＺ（−）ζｒ
ａ３ となり、インピーダンスＺは直流動作点に対して対称で
ある。したがって、第４式かられかるように増幅率Ｇも
直流動作点に対して対称となるため、出力信号の高調波
歪、特に２次歪が改善される。
ａ３ となり、インピーダンスＺは直流動作点に対して対称で
ある。したがって、第４式かられかるように増幅率Ｇも
直流動作点に対して対称となるため、出力信号の高調波
歪、特に２次歪が改善される。
発明の効果
以上のように本発明によれば、入力信号レベルによる増
幅率の変化が直流動作点に対して対称である増幅回路を
構成することができ、出力信号として高調波歪の小さな
信号を出力できるという効果が得られる。
幅率の変化が直流動作点に対して対称である増幅回路を
構成することができ、出力信号として高調波歪の小さな
信号を出力できるという効果が得られる。
第１図は本発明の一実施例による増幅回路を示す回路図
、第２図は従来の増幅回路の回路図である。 １・・・・・・信号入力端子、２・・・・・・オペアン
プ、３・・・・・・帰還回路、４−ａ・・・・・・バイ
アス回路、５・・・・・・信号出力端子。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 １−信号出力端子 ７！−才へａ７ンフゝ ３−−− ソ嘴シ還Ｆ１溺（ト ４−エーパ／Ｔ７ス回発 ５−イ容号出力塙壬 ！・・−イ富号入力堝子 ２゛−才へ゛７ン７゜ ３−一−ソ帝 Ｌ 回 訃 ４−ｂ−−ハーオ７ヌ凹訃
、第２図は従来の増幅回路の回路図である。 １・・・・・・信号入力端子、２・・・・・・オペアン
プ、３・・・・・・帰還回路、４−ａ・・・・・・バイ
アス回路、５・・・・・・信号出力端子。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 １−信号出力端子 ７！−才へａ７ンフゝ ３−−− ソ嘴シ還Ｆ１溺（ト ４−エーパ／Ｔ７ス回発 ５−イ容号出力塙壬 ！・・−イ富号入力堝子 ２゛−才へ゛７ン７゜ ３−一−ソ帝 Ｌ 回 訃 ４−ｂ−−ハーオ７ヌ凹訃
Claims (1)
- 入力信号が正入力端子に印加されるオペアンプと、前記
オペアンプの負入力端子に接続される第１の抵抗と第２
の抵抗によって構成されて前記第１の抵抗により前記オ
ペアンプの負入力端子と出力端子とを接続する帰還回路
と、ＮＰＮトランジスタとＰＮＰトランジスタのエミッ
タが前記帰還回路の第２の抵抗によって前記オペアンプ
の負入力端子に接続されて前記ＮＰＮトランジスタと前
記ＰＮＰトランジスタが動作状態になるような電位が前
記ＮＰＮトランジスタと前記ＰＮＰトランジスタのベー
スに印加されているバイアス回路とを備えたことを特徴
とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30490488A JPH02150103A (ja) | 1988-12-01 | 1988-12-01 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30490488A JPH02150103A (ja) | 1988-12-01 | 1988-12-01 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02150103A true JPH02150103A (ja) | 1990-06-08 |
Family
ID=17938692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30490488A Pending JPH02150103A (ja) | 1988-12-01 | 1988-12-01 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02150103A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002160117A (ja) * | 2000-10-11 | 2002-06-04 | Sandvik Ab | 切削アセンブリ、切削アセンブリに切削インサートを取り付ける方法、及び切削インサート |
| US8740508B2 (en) | 2010-04-30 | 2014-06-03 | Seco Tools Ab | Milling tool with clamping screw having male grip at end thereof |
-
1988
- 1988-12-01 JP JP30490488A patent/JPH02150103A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002160117A (ja) * | 2000-10-11 | 2002-06-04 | Sandvik Ab | 切削アセンブリ、切削アセンブリに切削インサートを取り付ける方法、及び切削インサート |
| US8740508B2 (en) | 2010-04-30 | 2014-06-03 | Seco Tools Ab | Milling tool with clamping screw having male grip at end thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07162248A (ja) | 差動増幅器 | |
| JPS6262084B2 (ja) | ||
| JPH02150103A (ja) | 増幅回路 | |
| EP0410536B1 (en) | Combined current differencing and operational amplifier circuit | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH07106874A (ja) | 被制御ピンチ抵抗器を備えた回路装置 | |
| JPS6228087Y2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JPH10224156A (ja) | 電流電圧変換回路 | |
| JPH02241213A (ja) | 差動増幅器 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0628821Y2 (ja) | 負帰還増幅回路 | |
| JPH0342741Y2 (ja) | ||
| JPH0219648B2 (ja) | ||
| JPH06109780A (ja) | 比較回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JPH1197976A (ja) | ローパスフィルタ | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH0563471A (ja) | 電圧増幅回路装置 | |
| JPH05175754A (ja) | 差動増幅器 |