JPH02147262A - ヘッド駆動ｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、固体走査ヘッドを用いた記録装置の記録体の
特性バラツキを補正しながら固体走査ヘッドを駆動する
のに用いられ、サーマルヘッドを用いた熱転写記録装置
、ＬＥＤアレイ、液晶シャッタアレイを用いた電子写真
記録装置等に広く応用できるヘッド駆動ＩＣに関するも
のである。

従来の技術 固体走査のヘッドを用いた記録装置には、発熱体をアレ
イ状に配したサーマルヘッドを用いた熱転写記録装置、
ＬＥＤをアレイ状に配したＬＥＤアレイ＾るいは液晶シ
ャッタをアレイ状に配した液晶シャッタアレイを用いた
電子写真記録装置等があり、それらのヘッドによれば小
型化できることや装置への取り付けが容易である等の利
点があることから開発が盛んになってきている。

しかし、現状では固体走査のヘッドを製造する過程にお
いてウェーハーに内存する欠陥や製造工程の不均一性な
どに起因する記録体の特性バラツキは不可避である。そ
こで、特性のバラツキによる画質劣化を抑えるためバラ
ツキを補正する必要がある。バラツキの補正法として記
録体の特性に応じて記録体毎に通電時間を制御する方法
が考案されており文献等で記されている。（例えば、ｒ
光プリンタ用ＬＥＤアレイの輝度ばらつき補傷」電子通
信学会誌、昭６０年９月） 発明が解決しようとする課題 しかし、通電時間を制御することにより補正を行なう方
法では、記録体のバラツキを補正する回数だけ印字出力
することにより記録体毎の通電時間を制御しているため
、その回数だけ記録情報を転送する必要がある。そして
、補正精度を上げる場合や、通電時間を制御することに
より濃度階調をも行なう場合には、印字出力する回数が
更に増加し転送回数も増加するので駆動回路やメモリの
速度に対する要求が厳しくなるとともに、実際的な駆動
回路やメモリの速度の制限から記録時間も長くなる。そ
のため、思うように補正精度を１げろことができず、ま
た階調数を増加することができないという問題を有して
いる。

本発明は、これらの問題点に鑑みて、記録体の特性バラ
ツキの補正を行ないながら通電時間を制御する機能をヘ
ッド駆動ＩＣに内蔵させることにより、高解像度で高Ｉ
ｌｌ調の記録を高速に行なえる記録方式を提案すること
を目的としている。

課題を解決するための手段 本発明は上記課題を解決するため、階調情報を記憶する
第１のメモリと、画素毎の補正情報を記憶する第２のメ
モリと、前記階調情報と前記補正情報から記録情報とし
ての通電時間を決定する補正手段と、通電時間を計数す
る階調カウンタと、前記通電時間と前記階調カウンタの
出力を比較する比較手段と、前記比較手段の出力を直並
列変換するシフトレジスタと、前記シフトレジスタの出
力を記憶するラッチと、前記ラッチの出力に応じて選択
的に記録体を通電駆動するドライブ回路を備え、通電時
間を制御することによりバラツキ補正を行なう機能を有
したプリンタ用ヘッド駆動ＩＣを構成するものである。

作用 本発明によるプリンタ用のヘッド駆動ＩＣは、直接入力
された多値の画像情報と記録体毎の特性バラツキ等に応
じて通電時間を決定し、通電時間の制御を行なうもので
ある。

具体的には、まず入力された画像情報をＩＣ内部の第１
のメモリに貯え、この第１のメモリに記憶された階調情
報を連続して読み出す、一方、あらかじめ各記録体の特
性のバラツキ等に応じた補正情報を第２のメモリに貯え
、この第２のメモリに記憶された補正情報を連続して読
み出す、そして、読み出された階調情報と補正情報から
その記録体でその階調を記録するための通電時間である
記録情報が補正手段によって決定される。この補正手段
により決定された記録情報は、比較手段によって階調カ
ウンタの値と比較することにより各画素のオン、オフを
表わす１ビツトのデータに変換し、シフトレジスタへシ
リアル転送する６階調カウンタの値は、全ての画素の記
録情報が補正手段から出力される度にカウントアツプす
るため、比較手段の出力は、記録情報の小さな画素から
順にオフになっていく、シたがって、シフトレジスタで
直並列変換されラッチされたデータは画素毎にパルス幅
制御が行なわれたものになる。

これらのデータは、ドライバにより電流増幅され各記録
体を通電駆動する。

本発明によるプリンタ用ヘッド駆動ＩＣはその１つ当り
数画素分の駆動のみを受は持つため、実際にラインヘッ
ドを構成するためには、複数のヘッド駆動ＩＣを用いる
ことになる。したがって、ヘッド駆動ＩＣの個数分同時
処理を行なうことになり、記録時間はラインヘッドの画
素数に左右されず非常に高速の記録が可能になる。

実施例 以下本発明の一実施例を図面を参照しながら説明する０
本実施例の構成の概要は、１画素あたりにビットで構成
されたｍ画素の階調情報を記憶しシリアルに読み出す第
１のメモリと、あらかじめ各記録体毎の特性に応じて決
定されたｌビットの補正情報をｍ画素分記憶しシリアル
に読み出す第２のメモリと、ｋビットの階調情報とｌビ
ットの補正情報からにビットの記録情報を決定する補正
手段と、画素毎の通電時間を計数するにビットの階調カ
ウンタと、補正手段の記録情報と階調カウンタの計数値
を比較するにビットの比較手段と、比較出力を直並列変
換するｍビットのシフトレジスタと、シフトレジスタの
出力を記憶するｍビ・ノドのラッチと、ラッチの出力に
よりｍ画素の記録体を通電駆動するｍ個のドライバから
なるものである。

さらに説明を分かりやすくするため、ｍが３２、ｋ＝８
、ｉ＝６、ラインヘッドの画素数が１０２４画素の場合
について述べる。

第１図は、本発明のヘッド駆動ＩＣのブロック図である
。

同図において２はラインヘッドをドライブする３２個の
ドライブ回路、３はドライブ回路２に対応する３２ビツ
トのラッチ、４はラッチ３に対応する３２ビツトのシフ
トレジスタ、５は３２画素分の階調データを記憶する８
ビツト幅の第１のメモリ、６は第１のメモリ５および第
２のメモリ７に５ビツトのアドレスを与え３２画素分の
データをシリアルに送出させるアドレスカウンタ、７は
あらかじめ各記録体の特性に応じて決定された３２画素
分の補正情報を記憶する６ビツト幅の第２のメモリ、８
は第１のメモリ５の８ビツトの階調情報と第２のメモリ
７の６ビツトの補正情報を乗算演算し８ビツトの記録情
報を出力する補正手段としての乗算器、９は３２画素分
のデータを読み出しな後ＳＴＢ信号によりカウントアツ
プする８ビツトの階調カウンタ、１０は階調カウンタ８
の出力と第１のメモリ５の８ビツトデータを比較しシフ
トレジスタ４にシリアルデータを送出する比較手段とし
てのコンパレータである。なお、本実施例では第１のメ
モリ、第２のメモリともＲＡＭを用いている。

第２図は、本発明のヘッド駆動ＩＣを用いて構成したヘ
ッド駆動回路のブロック図である。

１は１０２４画素の記録体を有するラインヘッド、２０
は第１図に示す本実施例のヘッド駆動ＩＣ１１１は５ビ
ツトのアドレスから３２本の信号にデコードするデコー
ダである。

本実施例では、ラインヘッド１は１０２４画素であり、
ヘッド駆動ＩＣ２０は３２画素の駆動を受は持つから、
ラインヘッド１の全画素を駆動するためにはヘッド駆動
ＩＣ２０は３２個必要である。８ピツトガデータバス、
１０ビツトのアドレスバスの内の下位５ビツト、クロッ
ク信号（ＣＬＫ）、アドレスカウンタ６と階調カウンタ
１０の初期化信号（ＣＬＲ）　、およびラッチ信号（Ｓ
ＴＢ）は、全ＩＣに共通に入力され、アドレス入力（Ａ
ｉｎ）の上位５ビツトは、デコーダ１１により３２ビツ
トのセレクト信号にデコードされ、各ヘッド駆動ＩＣ２
０のＧＥ大入力与えられる。

上記回路構成により、３２個使用するヘッド駆動ＩＣ２
０の中の第１のメモリ５は、１０２４画素のラインメモ
リに拡張され、データバスとアドレスバスを通じて８ビ
ツト２５６階調のデータをランダムアクセスできる。

次に、ヘッド駆動ＩＣ２０内の動作に移る。

第１のメモリ５に書き込まれている８ビツトの階調情報
および第２のメモリ７に書き込まれている６ビツトの補
正情報は、アドレスカウンタ６により与えられる５ビツ
トのアドレスにより３２画素分連続で読み出される。ア
ドレスカラン５！６が一巡し、第１のメモリ５および第
２のメモリ７の内容が全て読み出されると、ＳＴＢ信号
によりシフトレジスタ４に貯えられたデータをラッチ３
に記憶すると同時に階調カウンタ９の出力をカウントア
ツプし、再度筒１のメモリ５および第２のメモリ７の内
容を最初から読み出す。

次に本実施例における記録体の特性バラツキを補正する
動作について説明する。

記録体の特性バラツキを補正しながら階調記録を行なう
には、階調情報と補正情報の両者に応じて通電時間であ
る記録情報を決定する必要がある。

階調情報と補正情報から決定される記録情報の関係を第
３図に示す、第３図は横軸に階調情報、縦軸に記録情報
をとったグラフで、記録情報は各記録体の特性に応じた
補正情報を傾きとした直線となる。すなわち補正情報に
応じて直線の傾きを決定し、その直線上で階調情報に対
応した記録情報を決定することが可能となる。

本実施例ではラインヘッドの記録体１０２４個全て０特
性から平均値を求め、平均値を示す補正情報が決定する
直線の傾きをＫＯとすると、ＫＯ＝１、すなわち階調情
報と記録情報が等しくなるとしている。そして着目する
記録体の特性がヘッド全体の記録体の特性の平均値より
も高エネルギーを出力するものであるとすると、その記
録体で記録されるための通電時間は平均値の特性を持つ
記録体の通電時間より短くてよく、その記録体の補正情
報により選択される直線の傾きに１は、Ｋ１く１となり
、記録すべき階調情報より記録情報は小さくなる。逆に
、着目する記録体の特性がヘッド全体の記録体の特性の
平均値よりも低エネルギーを出力するものであるとする
と、その記録体で記録されるための通電時間は平均値の
特性を持つ記録体の通電時間より長く必要であり、その
記録体の補正情報により選択される直線の傾きに２は、
Ｋ２〉１となり、記録すべき階調情報より記録情報は大
きくなる。

本実施例では上記の階調情報と補正情報から記録情報を
決定する為の補正手段を乗算器を用いて実現している。

アドレスカウンタ６により与えられたアドレスにより第
１のメモリ５から８ビツトの１ｌｌｆ調情報が、第２の
メモリ７から６ビツトの補正情報が読み出されそれぞれ
乗算器８に入力される０階調情報と補正情報を乗算演算
することにより、補正情報で傾きが決定される直線上で
階調情報に応じた記録情報が得られる。

例えば、　１２８“という階調情報を記録する際、平均
値の特性を持つ記録体での記録情報はＫＯＸ１２８＝１
２８となり、平均値より高エネルギーを出力する記録体
での記録情報はＫＩＸ１２８（Ｋｌ＜１）、平均値より
低エネルギーを出力する記録体での記録情報はに２Ｘ１
２８　（Ｋ２＞１）となる。

また、本実施例では補正情報を６ビツトとしていること
により傾きの異なる６４個の直線により補正を行なって
いることになり、ヘッド全体のバラツキに対して充分な
補正が行なえている０例えば、２５５″の階調情報が入
力された場合には、補正を行なわない場合の６４分の１
にバラツキが減少したのと同様の効果が得られたことに
なる。

このようにして、階調情報と補正情報の両者に応じた８
ビツトの記録情報が乗算器８から出力される０乗算器８
の出力と階調カウンタ９の出力は、コンパレータ１０で
大小比較され出力Ｃには乗算器８の出力が階調カウンタ
９の出力より大きいときのみ＃１″がシフトレジスタ４
に送られる。

つまり、第４図のＴにあたる周期を階調カウンタ８の段
数できまる２５６回繰返して記録を行なう訳であり、そ
の時第１のメモリ５と第２のメモリ７からは毎周期同じ
データが読み出され乗算器８で乗算されるため乗算器８
からは毎周期同じ記録情報が出力される。しかし、１周
期毎に階調カウンタ９の値が増加してゆくので、コンパ
レータ１０の出力Ｃは、乗算器８の出力が階調カウンタ
９の値以下になったものから“０″になってゆく。

したがって、ラッチ３の出力は乗算器８から出力される
記録情報に比例して、最小分解能Ｔで２５６段階にパル
ス幅をコントロールできる。

第４図は、本実施例のタイムチャートである。

ＣＯから０７は階調カウンタ９の出力であり、Ｈｏから
８３１はシリアルデータＣの内、各々の画素に対応する
データを抜き出して図示している。

したがって、各周期Ｔの間のＨＯから８３１を縦に見て
ゆくと、シリアルデータＣになる。

画素Ｏに記録する階調が６の場合、ＨＯは周期０から周
期５の６Ｔの間″１″になり、画素０に対してパルス幅
６Ｔで記録を行なう、同様に画素１は階調１１、画素２
は階調Ｏ１画素３１は階調１３の場合を図示している。

以上述べたように本実施例では、１０２４画素のライン
へラド１を３２個のヘッド駆動ＩＣ２０で同時に記録を
行なえるため、従来例と比べ少なくとも３２倍に高速化
できる。現実には、第１のメモリ５、第２のメモリ７、
乗算器８をＩＣ内に持っているため、配線や外部のバス
駆動のための遅延も少ないため、さらに高速化が可能で
ある。

本実施例では階調情報と補正情報から記録情報を決定す
る補正手段として乗算器を用いたが、階調情報と補正情
報をアドレスとし記録情報が決定されるテーブルを格納
したメモリを用いてもよい。

また、本実施例では各記録体の特性バラツキを補正する
補正情報を用いたが、本発明の構成によると、その他の
記録特性のバラツキを補正することも可能となる０例え
ば、サーマルヘッドにおける中央部と周辺部の温度差に
よる記録特性のバラツキ、ＬＥＤアレイ、液晶シャッタ
アレイの光出力を感光体ドラム上に結像するセルフォッ
クレンズアレイの透過率のバラツキ等も考慮した補正情
報を各画素毎の補正情報とすることにより、それらの特
性バラツキも含めての補正が可能となる。

なお、本実施例では階調情報、補正情報を貯えるのにそ
れぞれＲＡＭを用いたが、それぞれ８ビット幅３２画素
長、６ビツト幅３２画素長のシフトレジスタと選択器を
用いて構成してもよい、その場合にはラインメモリを本
来高速なシフトレジスタにより構成することになるため
、ＩＣ外のＲＡＭを用いたものと比べるとさらに数倍の
高速化が可能であり、さらにＲＡＭを用いたものに比べ
て、ＩＣを構成するゲート数も少なく構成できる。

あるいは、補正情報を貯えるメモリをＲＯＭとすること
により、記録前にあらかじめ補正情報を転送する必要が
なくなる。

発明の効果 本発明は、上記構成のプリンタ用ヘッド駆動ＩＣを用い
ることにより、プリンタ装置にとって１ラインの記録を
行なうためには、１ライン分の階調情報の階調数および
補正情報の補正回数にかかわらずに一度だけラインヘッ
ドに転送すれば良いため極めて短時間ですむ。

記録に関しては、ヘッド駆動ＩＣは、通常１個で３２な
いし６４画素の駆動を担当し、数１０個で１ラインを構
成しているため、通電パルス幅の制御は、数１０個のヘ
ッド駆動ＩＣが各々担当の画素群に対して同時に処理で
きる。したがって。

記録時間は、従来に比べてＩＣの個数分の１になる。ま
た、従来のラインメモリからヘッド駆動ＩＣへの転送に
比べて、全ての処理が同一チップ内で行なわれるため、
さらに高速になる。

また、ラインヘッドの画素数が増えればそれに比例して
同時処理の多重度が増すため、記録時間はラインヘッド
の画素数に左右されず、画素数の多い高解像度の画像が
高速に記録できるようになる。さらに、記録速度の点か
ら従来行なえなかった階調数の非常に多い画像を特性バ
ラツキを精度よく補正しながら記録することが可能にな
るため、解像度が高く、階調性のよい高画質の画像を高
速で記録するプリンタ装置を簡単に構成することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例におけるヘッド駆動ＩＣのブ
ロック図、第２図はこのＩＣを用いて構成されたヘッド
駆動回路のブロック図、第３図は階調情報と補正情報か
ら決定される記録情報を示した図、第４図は同実施例の
タイミングチャートである。 ２−−−ドライブ回路、３−−−ラッチ、４シフトレジ
スタ、５−−一第１のメモリ、６−アドレスカウンタ、
７−−−第２のメモリ、８−ｍ−乗算器（補正手段）、
９−−一階調カウンタ、１０−−−コンパレータ（比較
手段）、２０−ｍ−ヘッド駆動ＩＣ。 代理人の氏名　弁理士　粟野重孝　はか１名第 図 階＠楕叛

Claims (1)

【特許請求の範囲】
1. 階調情報を記憶する第１のメモリと、画素毎の補正情報
   を記憶する第２のメモリと、前記階調情報と前記補正情
   報から記録情報としての通電時間を決定する補正手段と
   、通電時間を計数する階調カウンタと、前記通電時間と
   前記階調カウンタの出力を比較する比較手段と、前記比
   較手段の出力を直並列変換するシフトレジスタと、前記
   シフトレジスタの出力を記憶するラッチと、前記ラッチ
   の出力に応じて選択的に記録体を通電駆動するドライブ
   回路を備えたことを特徴とするヘッド駆動ＩＣ。