JPH02141810A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02141810A JPH02141810A JP29697088A JP29697088A JPH02141810A JP H02141810 A JPH02141810 A JP H02141810A JP 29697088 A JP29697088 A JP 29697088A JP 29697088 A JP29697088 A JP 29697088A JP H02141810 A JPH02141810 A JP H02141810A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor integrated
- zener
- integrated circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路に関し、特に周波数を検出
する回路ブロックの回路構成を改良した半導体集積回路
に関するものである。
する回路ブロックの回路構成を改良した半導体集積回路
に関するものである。
第４図は従来の半導体集積回路の周波数検出回路ブロッ
クの構成を示す回路図であり、図において、１は周波数
−電圧（Ｆ Ｖ ：Ｆｒｅｑｕｅｎｃｙ Ｖｏｌｔａｇ
ｅ）変換用パルス発生部、２はＦＶ変換部、３は定時間
パルス発生部、４はコンパレータ、５はコンパレータの
基準電圧発生部である。
クの構成を示す回路図であり、図において、１は周波数
−電圧（Ｆ Ｖ ：Ｆｒｅｑｕｅｎｃｙ Ｖｏｌｔａｇ
ｅ）変換用パルス発生部、２はＦＶ変換部、３は定時間
パルス発生部、４はコンパレータ、５はコンパレータの
基準電圧発生部である。
次に動作について説明する。
ＦＶ変換用のパルスが出力される点１ａの、ｎｐｎ）ラ
ンジスタ１ｂがＯＦＦしている時の電位Ｖｌ１ｍは、ツ
ェナーダイオード１ｃのツェナー電圧をＶ□、ｎｐｎ）
ランジスタ１ｄのベースエミッタ間電圧をＶｌ！＋ と
すると Ｖ、、＝Ｖ□−ｖｍｔｔ となる、ＦＶ変換部２の出力点２ａの電圧は■１゜と定
時間パルス部３の周波数及びＦＶ変換部２の抵抗２ｂ、
２ｃ、コンデンサ２ｄの値で決まる電圧に決まり、これ
がコンパレータ４の入力となる。
ンジスタ１ｂがＯＦＦしている時の電位Ｖｌ１ｍは、ツ
ェナーダイオード１ｃのツェナー電圧をＶ□、ｎｐｎ）
ランジスタ１ｄのベースエミッタ間電圧をＶｌ！＋ と
すると Ｖ、、＝Ｖ□−ｖｍｔｔ となる、ＦＶ変換部２の出力点２ａの電圧は■１゜と定
時間パルス部３の周波数及びＦＶ変換部２の抵抗２ｂ、
２ｃ、コンデンサ２ｄの値で決まる電圧に決まり、これ
がコンパレータ４の入力となる。
一方、コンパレータ４の基準電圧設定部の出力点５ａの
電圧はツェナーダイオード５ｂのツェナー電圧をＶ、ｓ
、ｎｐｎ）ランジスタ５ｃのベース・エミッタ間電圧を
Ｖ□２．抵抗５ｄ及び５ｅの抵抗値をそれぞれＲ，、Ｒ
，とすると Ｒ，＋Ｒ鵞 となる。
電圧はツェナーダイオード５ｂのツェナー電圧をＶ、ｓ
、ｎｐｎ）ランジスタ５ｃのベース・エミッタ間電圧を
Ｖ□２．抵抗５ｄ及び５ｅの抵抗値をそれぞれＲ，、Ｒ
，とすると Ｒ，＋Ｒ鵞 となる。
従来の半導体集積回路の周波数検出回路ブロックは以上
の様に構成されているので、ツェナーダイオード１ｃと
５ｂのドリフト量に差が生じた場合、Ｖ ｌａ＋ Ｖｉ
ｍの式かられかる様に検出する周波数にズレが生じると
いう問題点があった。
の様に構成されているので、ツェナーダイオード１ｃと
５ｂのドリフト量に差が生じた場合、Ｖ ｌａ＋ Ｖｉ
ｍの式かられかる様に検出する周波数にズレが生じると
いう問題点があった。
この発明は、上記の様な問題点を解消するためになされ
たもので、検出する周波数がツェナーダイオードのドリ
フトに影響を受けない周波数検出回路を持つ半導体集積
回路を得ることを目的とする。
たもので、検出する周波数がツェナーダイオードのドリ
フトに影響を受けない周波数検出回路を持つ半導体集積
回路を得ることを目的とする。
この発明に係る半導体集積回路は、ＦＶ変換用パルス発
生部で用いるツェナー電圧とコンパレータの基準電圧設
定部で用いるツェナー電圧とを共通のツェナーダイオー
ドから得るようにしたものである。
生部で用いるツェナー電圧とコンパレータの基準電圧設
定部で用いるツェナー電圧とを共通のツェナーダイオー
ドから得るようにしたものである。
この発明においては、ＦＶ変換用パルス発生部で用いる
ツェナー電圧とコンパレータの基準電圧設定部で用いる
ツェナー電圧とを共通のツェナーダイオードから得る構
成としたから、ツェナーダイオードのドリフトに起因す
る検出周波数のズレが抑えられ、所望の周波数の確度が
高められる。
ツェナー電圧とコンパレータの基準電圧設定部で用いる
ツェナー電圧とを共通のツェナーダイオードから得る構
成としたから、ツェナーダイオードのドリフトに起因す
る検出周波数のズレが抑えられ、所望の周波数の確度が
高められる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による周波数検出回路を示す
回路図であり、図において１〜５は第４図の従来例と同
一または相当部分である。６は第４図の１０及び５ｂに
相当するツェナーダイオードで、７，８はコレクタ接地
のｐｎｐ）ランジスタである。
回路図であり、図において１〜５は第４図の従来例と同
一または相当部分である。６は第４図の１０及び５ｂに
相当するツェナーダイオードで、７，８はコレクタ接地
のｐｎｐ）ランジスタである。
ここでツェナーダイオード６のツェナー電圧をｖ３、ト
ランジスタ７．８のペースエミッタ間電圧をそれぞれｖ
Ｉ！？ ＋ ｖＩＥＩとすると、ＦＶ変換用のパルス
が出力される点１ａ及び基準電圧設定部の出力点５ａの
電圧ｖ１いｖＳ、は、Ｖｌｌｌ””Ｖｇ ＋ｖｓ！ｔ
ＶＯＩ （但し１ｂがＯＦＦの時）となる。
ランジスタ７．８のペースエミッタ間電圧をそれぞれｖ
Ｉ！？ ＋ ｖＩＥＩとすると、ＦＶ変換用のパルス
が出力される点１ａ及び基準電圧設定部の出力点５ａの
電圧ｖ１いｖＳ、は、Ｖｌｌｌ””Ｖｇ ＋ｖｓ！ｔ
ＶＯＩ （但し１ｂがＯＦＦの時）となる。
本実施例においては、■、、とｖｓ、はＶ、が同一であ
るので■、のドリフトによる変化率は同じになり、点２
ａの電圧ＶｔｍはＶ、に比例するので所望の周波数はド
リフトしない。
るので■、のドリフトによる変化率は同じになり、点２
ａの電圧ＶｔｍはＶ、に比例するので所望の周波数はド
リフトしない。
第２図、第３図は本発明の他の実施例を示す図であり、
図において第１図と同一符号は同一または相当部分であ
る。
図において第１図と同一符号は同一または相当部分であ
る。
第２図の実施例は、定時間パルスを受けるｎｐｎトラン
ジスタｌｂをＦＶ変換部の放電用抵抗に接続した例、第
３図の実施例は、定時間パルスを受けるｎｐｎトランジ
スタｉｂをインピーダンス変換用ｎｐｎ）ランジスタ１
ｄのエミッタに接続した例であり、いずれの実施例も上
記第１図の実施例と同様の効果を奏する。
ジスタｌｂをＦＶ変換部の放電用抵抗に接続した例、第
３図の実施例は、定時間パルスを受けるｎｐｎトランジ
スタｉｂをインピーダンス変換用ｎｐｎ）ランジスタ１
ｄのエミッタに接続した例であり、いずれの実施例も上
記第１図の実施例と同様の効果を奏する。
なお、第３図の実施例においてｐｎｐトランジスタ１８
はｐｎｐトランジスタ１７のＶ Ｃｌ （！ＡＴ）の補
償用トランジスタとして機能する。
はｐｎｐトランジスタ１７のＶ Ｃｌ （！ＡＴ）の補
償用トランジスタとして機能する。
以上のように、この発明によれば周波数検出回路を有す
る半導体集積回路において該周波数検出回路のＦＶ変換
用パルス電位、及び比較用基準電圧を同一のツェナーダ
イオードを用いて作成する構成としたので、ツェナー電
圧が、ドリフトしても安定した所望の周波数を得られる
効果がある。
る半導体集積回路において該周波数検出回路のＦＶ変換
用パルス電位、及び比較用基準電圧を同一のツェナーダ
イオードを用いて作成する構成としたので、ツェナー電
圧が、ドリフトしても安定した所望の周波数を得られる
効果がある。
第１図はこの発明の一実施例による半導体集積回路を示
す回路図、第２図、第３図はそれぞれ本発明の他の実施
例による半導体集積回路を示す回路図、第４図は従来の
半導体集積回路を示す回路図である。 ｌはＦＶ変換用パルス発生部、２はＦＶ変換部、３は定
時間パルス発生部、４はコンパレータ、５はコンパレー
タの基準電圧設定部、６はツェナーダイオード、７，８
はｐｎｐ）ランジスタ、９はＦＶ変換用パルス電位設定
部。 なお図中同一符号は同−又は相当部分を示す。
す回路図、第２図、第３図はそれぞれ本発明の他の実施
例による半導体集積回路を示す回路図、第４図は従来の
半導体集積回路を示す回路図である。 ｌはＦＶ変換用パルス発生部、２はＦＶ変換部、３は定
時間パルス発生部、４はコンパレータ、５はコンパレー
タの基準電圧設定部、６はツェナーダイオード、７，８
はｐｎｐ）ランジスタ、９はＦＶ変換用パルス電位設定
部。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）周波数を電圧に変換し、該電圧を基準電圧と比較
して周波数を検出する周波数検出回路を有する半導体集
積回路において、 上記基準電圧と、周波数−電圧変換用のパルスの電位を
同一の基準電圧発生手段を用いて作成するようにしたこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296970A JP2544791B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296970A JP2544791B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02141810A true JPH02141810A (ja) | 1990-05-31 |
| JP2544791B2 JP2544791B2 (ja) | 1996-10-16 |
Family
ID=17840561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296970A Expired - Lifetime JP2544791B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544791B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013088281A (ja) * | 2011-10-18 | 2013-05-13 | Denso Corp | 周波数測定装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323661U (ja) * | 1986-07-31 | 1988-02-16 |
-
1988
- 1988-11-24 JP JP63296970A patent/JP2544791B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323661U (ja) * | 1986-07-31 | 1988-02-16 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013088281A (ja) * | 2011-10-18 | 2013-05-13 | Denso Corp | 周波数測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2544791B2 (ja) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544845B2 (ja) | ||
| JPS6053924B2 (ja) | リミツタ回路 | |
| JPH0450772A (ja) | 電流検出装置 | |
| JPH02141810A (ja) | 半導体集積回路 | |
| JPH0115169B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH03788B2 (ja) | ||
| JPS6359197B2 (ja) | ||
| US3870898A (en) | Frequency-to-voltage converter | |
| US3946253A (en) | Pulse train generator | |
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS62294974A (ja) | パルス周期検出回路 | |
| JPS6226078B2 (ja) | ||
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| SU1702518A1 (ru) | Двухтактный усилитель мощности | |
| JPS6337528B2 (ja) | ||
| JPH0347608B2 (ja) | ||
| JPS6043684B2 (ja) | リミツタ回路 | |
| JPS6256685B2 (ja) | ||
| KR980012931A (ko) | 인덱스 펄스 발생회로 | |
| JPH02188811A (ja) | 定電流回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |