JP2544791B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2544791B2 JP2544791B2 JP63296970A JP29697088A JP2544791B2 JP 2544791 B2 JP2544791 B2 JP 2544791B2 JP 63296970 A JP63296970 A JP 63296970A JP 29697088 A JP29697088 A JP 29697088A JP 2544791 B2 JP2544791 B2 JP 2544791B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- semiconductor integrated
- integrated circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路に関し、特に周波数を検
出する回路ブロックの回路構成を改良した半導体集積回
路に関するものである。
出する回路ブロックの回路構成を改良した半導体集積回
路に関するものである。
第４図は従来の半導体集積回路の周波数検出回路ブロ
ックの構成を示す回路図であり、図において、１は周波
数−電圧（FV:Frequency Voltage）変換用パルス発生
部、２はFV変換部、３は定時間パルス発生部、４はコン
パレータ、５はコンパレータの基準電圧発生部である。
ックの構成を示す回路図であり、図において、１は周波
数−電圧（FV:Frequency Voltage）変換用パルス発生
部、２はFV変換部、３は定時間パルス発生部、４はコン
パレータ、５はコンパレータの基準電圧発生部である。
次に動作について説明する。
FV変換用のパルスが出力される点1aの、npnトランジ
スタ1bがOFFしている時の電位V1aは、ツェナーダイオー
ド1cのツェナー電圧をVZ1,npnトランジスタ1dのベース
エミッタ間電圧をVBE1とすると V1a＝VZ1−VBE1 となる。FV変換部２の出力点2aの電圧はV1aと定時間パ
ルス部３の周波数及びFV変換部２の抵抗2b,2c,コンデン
サ2dの値で決まる電圧に決まり、これがコンパレータ４
の入力となる。
スタ1bがOFFしている時の電位V1aは、ツェナーダイオー
ド1cのツェナー電圧をVZ1,npnトランジスタ1dのベース
エミッタ間電圧をVBE1とすると V1a＝VZ1−VBE1 となる。FV変換部２の出力点2aの電圧はV1aと定時間パ
ルス部３の周波数及びFV変換部２の抵抗2b,2c,コンデン
サ2dの値で決まる電圧に決まり、これがコンパレータ４
の入力となる。
一方、コンパレータ４の基準電圧設定部の出力点5aの
電圧はツェナーダイオード5bのツェナー電圧をVZ5,npn
トランジスタ5cのベース・エミッタ間電圧をVBE5,抵抗5
d及び5eの抵抗値をそれぞれR1,R2とすると となる。
電圧はツェナーダイオード5bのツェナー電圧をVZ5,npn
トランジスタ5cのベース・エミッタ間電圧をVBE5,抵抗5
d及び5eの抵抗値をそれぞれR1,R2とすると となる。
従来の半導体集積回路の周波数検出回路ブロックは以
上の様に構成されているので、ツェナーダイオード1cと
5bのドリフト量に差が生じた場合、V1a,V5aの式からわ
かる様に検出する周波数にズレが生じるという問題点が
あった。
上の様に構成されているので、ツェナーダイオード1cと
5bのドリフト量に差が生じた場合、V1a,V5aの式からわ
かる様に検出する周波数にズレが生じるという問題点が
あった。
この発明は、上記の様な問題点を解消するためになさ
れたもので、検出する周波数がツェナーダイオードのド
リフトに影響を受けない周波数検出回路を持つ半導体集
積回路を得ることを目的とする。
れたもので、検出する周波数がツェナーダイオードのド
リフトに影響を受けない周波数検出回路を持つ半導体集
積回路を得ることを目的とする。
この発明に係る半導体集積回路は、周波数を電圧に変
換し、該電圧を基準電圧と比較して周波数を検出する周
波数検出回路を有する半導体集積回路において、カソー
ドが電流源に，アノードが接地電位に接続された、半導
体集積回路内の１つのツェナーダイオードと、該ツェナ
ーダイオードのカソードにベース端子が接続された２つ
のエミッタフォロワのトランジスタとを備え、上記２つ
のエミッタフォロワトランジスタのうちの一方のエミッ
タフォロワトランジスタのエミッタ電圧を用いて上記基
準電圧を作成し、他方のエミッタフォロワトランジスタ
のエミッタ電圧を用いてFV変換用パルスのHigh電圧を作
成するようにしたものである。
換し、該電圧を基準電圧と比較して周波数を検出する周
波数検出回路を有する半導体集積回路において、カソー
ドが電流源に，アノードが接地電位に接続された、半導
体集積回路内の１つのツェナーダイオードと、該ツェナ
ーダイオードのカソードにベース端子が接続された２つ
のエミッタフォロワのトランジスタとを備え、上記２つ
のエミッタフォロワトランジスタのうちの一方のエミッ
タフォロワトランジスタのエミッタ電圧を用いて上記基
準電圧を作成し、他方のエミッタフォロワトランジスタ
のエミッタ電圧を用いてFV変換用パルスのHigh電圧を作
成するようにしたものである。
この発明においては、周波数を電圧に変換し、該電圧
を基準電圧と比較して周波数を検出する周波数検出回路
を有する半導体集積回路において、カソードが電流源
に，アノードが接地電位に接続された、半導体集積回路
内の１つのツェナーダイオードと、該ツェナーダイオー
ドのカソードにベース端子が接続された２つのエミッタ
フォロワのトランジスタとを備え、上記２つのエミッタ
フォロワトランジスタのうちの一方のエミッタフォロワ
トランジスタのエミッタ電圧を用いて上記基準電圧を作
成し、他方のエミッタフォロワトランジスタのエミッタ
電圧を用いてFV変換用のパルスのHigh電圧を作成する構
成としたから、ツェナーダイオードのドリフトに起因す
る検出周波数のズレが抑えられ、所望の周波数の確度が
高められる。
を基準電圧と比較して周波数を検出する周波数検出回路
を有する半導体集積回路において、カソードが電流源
に，アノードが接地電位に接続された、半導体集積回路
内の１つのツェナーダイオードと、該ツェナーダイオー
ドのカソードにベース端子が接続された２つのエミッタ
フォロワのトランジスタとを備え、上記２つのエミッタ
フォロワトランジスタのうちの一方のエミッタフォロワ
トランジスタのエミッタ電圧を用いて上記基準電圧を作
成し、他方のエミッタフォロワトランジスタのエミッタ
電圧を用いてFV変換用のパルスのHigh電圧を作成する構
成としたから、ツェナーダイオードのドリフトに起因す
る検出周波数のズレが抑えられ、所望の周波数の確度が
高められる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による周波数検出回路を示
す回路図であり、図において１〜５は第４図の従来例と
同一または相当部分である。６は第４図の1c及び5bに相
当するツェナーダイオードで、7,8はコレクタ接地のpnp
トランジスタである。
す回路図であり、図において１〜５は第４図の従来例と
同一または相当部分である。６は第４図の1c及び5bに相
当するツェナーダイオードで、7,8はコレクタ接地のpnp
トランジスタである。
ここでツェナーダイオード６のツェナー電圧をVZ、ト
ランジスタ7,8のベースエミッタ間電圧をそれぞれVBE7,
VBE8とすると、FV変換用のパルスが出力される点1a及び
基準電圧設定部の出力点5aの電圧V1a、V5aは、 V1a＝VZ＋VBE7−VBE1（但し1bがOFFの時） となる。
ランジスタ7,8のベースエミッタ間電圧をそれぞれVBE7,
VBE8とすると、FV変換用のパルスが出力される点1a及び
基準電圧設定部の出力点5aの電圧V1a、V5aは、 V1a＝VZ＋VBE7−VBE1（但し1bがOFFの時） となる。
本実施例においては、V1aとV5aはVZが同一であるので
VZのドリフトによる変化率は同じになり、点2aの電圧V2
aはV1aに比例するので所望の周波数はドリフトしない。
VZのドリフトによる変化率は同じになり、点2aの電圧V2
aはV1aに比例するので所望の周波数はドリフトしない。
第２図，第３図は本発明の他の実施例を示す図であ
り、図において第１図と同一符号は同一または相当部分
である。
り、図において第１図と同一符号は同一または相当部分
である。
第２図の実施例は、定時間パルスを受けるnpnトラン
ジスタ1bをFV変換部の放電用抵抗に接続した例、第３図
の実施例は、定時間パルスを受けるnpnトランジスタ1b
をインピーダンス変換用npnトランジスタ1dのエミッタ
に接続した例であり、いずれの実施例も上記第１図の実
施例と同様の効果を奏する。
ジスタ1bをFV変換部の放電用抵抗に接続した例、第３図
の実施例は、定時間パルスを受けるnpnトランジスタ1b
をインピーダンス変換用npnトランジスタ1dのエミッタ
に接続した例であり、いずれの実施例も上記第１図の実
施例と同様の効果を奏する。
なお、第３図の実施例においてpnpトランジスタ18はp
npトランジスタ17のVCE(SAT)の補償用トランジスタとし
て機能する。
npトランジスタ17のVCE(SAT)の補償用トランジスタとし
て機能する。
以上のように、この発明によれば、周波数を電圧に変
換し、該電圧を基準電圧と比較して周波数を検出する周
波数検出回路を有する半導体集積回路において、カソー
ドが電流源に，アノードが接地電位に接続された、半導
体集積回路内の１つのツェナーダイオードと、該ツェナ
ーダイオードのカソードにベース端子が接続された２つ
のエミッタフォロワのトランジスタとを備え、上記２つ
のエミッタフォロワトランジスタのうちの一方のエミッ
タフォロワトランジスタのエミッタ電圧を用いて上記基
準電圧を作成し、他方のエミッタフォロワトランジスタ
のエミッタ電圧を用いてFV変換用のパルスのHigh電圧を
作成する構成としたので、ツェナー電圧が、ドリフトし
ても安定した所望の周波数を得られる効果がある。
換し、該電圧を基準電圧と比較して周波数を検出する周
波数検出回路を有する半導体集積回路において、カソー
ドが電流源に，アノードが接地電位に接続された、半導
体集積回路内の１つのツェナーダイオードと、該ツェナ
ーダイオードのカソードにベース端子が接続された２つ
のエミッタフォロワのトランジスタとを備え、上記２つ
のエミッタフォロワトランジスタのうちの一方のエミッ
タフォロワトランジスタのエミッタ電圧を用いて上記基
準電圧を作成し、他方のエミッタフォロワトランジスタ
のエミッタ電圧を用いてFV変換用のパルスのHigh電圧を
作成する構成としたので、ツェナー電圧が、ドリフトし
ても安定した所望の周波数を得られる効果がある。
第１図はこの発明の一実施例による半導体集積回路を示
す回路図、第２図，第３図はそれぞれ本発明の他の実施
例による半導体集積回路を示す回路図、第４図は従来の
半導体集積回路を示す回路図である。 １はFV変換用パルス発生部、２はFV変換部、３は定時間
パルス発生部、４はコンパレータ、５はコンパレータの
基準電圧設定部、６はツェナーダイオード、7,8はpnpト
ランジスタ、９はFV変換用パルス電位設定部。 なお図中同一符号は同一又は相当部分を示す。
す回路図、第２図，第３図はそれぞれ本発明の他の実施
例による半導体集積回路を示す回路図、第４図は従来の
半導体集積回路を示す回路図である。 １はFV変換用パルス発生部、２はFV変換部、３は定時間
パルス発生部、４はコンパレータ、５はコンパレータの
基準電圧設定部、６はツェナーダイオード、7,8はpnpト
ランジスタ、９はFV変換用パルス電位設定部。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】周波数を電圧に変換し、該電圧を基準電圧
と比較して周波数を検出する周波数検出回路を有する半
導体集積回路において、 カソードが電流源に，アノードが接地電位に接続され
た、半導体集積回路内の１つのツェナーダイオードと、 該ツェナーダイオードのカソードにベース端子が接続さ
れた２つのエミッタフォロワのトランジスタとを備え、 上記２つのエミッタフォロワトランジスタのうちの一方
のエミッタフォロワトランジスタのエミッタ電圧を用い
て上記基準電圧を作成し、他方のエミッタフォロワトラ
ンジスタのエミッタ電圧を用いて周波数−電圧変換用の
パルスのHigh電圧を作成するようにしたことを特徴とす
る半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296970A JP2544791B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296970A JP2544791B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02141810A JPH02141810A (ja) | 1990-05-31 |
| JP2544791B2 true JP2544791B2 (ja) | 1996-10-16 |
Family
ID=17840561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296970A Expired - Lifetime JP2544791B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544791B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5660000B2 (ja) * | 2011-10-18 | 2015-01-28 | 株式会社デンソー | 周波数測定装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323661U (ja) * | 1986-07-31 | 1988-02-16 |
-
1988
- 1988-11-24 JP JP63296970A patent/JP2544791B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02141810A (ja) | 1990-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| EP0219682A2 (en) | A current to voltage converter circuit | |
| EP0028454B1 (en) | Full wave rectifier | |
| JPH04212070A (ja) | 入力電気信号のレベル測定回路 | |
| US4685048A (en) | AC-DC transformation circuit | |
| JP2544791B2 (ja) | 半導体集積回路 | |
| JPH03788B2 (ja) | ||
| JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
| JPH0310243B2 (ja) | ||
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS58202804A (ja) | 回転角度検出装置 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JP2574200Y2 (ja) | 電圧比較回路 | |
| JPH0618297Y2 (ja) | 可変遅延信号発生器 | |
| JPH0449701Y2 (ja) | ||
| SU1608788A1 (ru) | Формирователь линейно измен ющегос напр жени | |
| JPH0340978B2 (ja) | ||
| JPH057887B2 (ja) | ||
| EP0092116A1 (en) | Clipper circuit and signal comparator employing same | |
| JPH0470566B2 (ja) | ||
| JPH07104375B2 (ja) | 交流信号検出回路 | |
| JPS6234283B2 (ja) | ||
| JPS6188611A (ja) | 発振回路 | |
| JPS63108599A (ja) | ホ−ルド回路 | |
| JPS6145784B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |