JPH02131054A - モデム切替装置 - Google Patents
モデム切替装置Info
- Publication number
- JPH02131054A JPH02131054A JP63284898A JP28489888A JPH02131054A JP H02131054 A JPH02131054 A JP H02131054A JP 63284898 A JP63284898 A JP 63284898A JP 28489888 A JP28489888 A JP 28489888A JP H02131054 A JPH02131054 A JP H02131054A
- Authority
- JP
- Japan
- Prior art keywords
- modem
- level
- terminal device
- request signal
- terminal equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 11
- 108010032363 ERRalpha estrogen-related receptor Proteins 0.000 description 8
- 102100036832 Steroid hormone receptor ERR1 Human genes 0.000 description 8
- 102100036409 Activated CDC42 kinase 1 Human genes 0.000 description 6
- 101000928956 Homo sapiens Activated CDC42 kinase 1 Proteins 0.000 description 6
- 101100288236 Arabidopsis thaliana KRP4 gene Proteins 0.000 description 5
- 101100433979 Bos taurus TNK2 gene Proteins 0.000 description 5
- 101100385394 Zea mays ACK2 gene Proteins 0.000 description 5
- 101100510301 Arabidopsis thaliana KIN7B gene Proteins 0.000 description 4
- 101100510303 Nicotiana tabacum NACK2 gene Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 101100510298 Arabidopsis thaliana KIN7A gene Proteins 0.000 description 2
- 101100510300 Nicotiana tabacum NACK1 gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 101000851696 Homo sapiens Steroid hormone receptor ERR2 Proteins 0.000 description 1
- 102100036831 Steroid hormone receptor ERR2 Human genes 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数台の端末装置と複数台のモデムとの切替
え接続に関する。特に、1チップマイクロプロセッサの
制御によりモデムを交互に端末装置に接続し、複数台の
モデムのうちの1台がエラーを生じたり、故障した場合
に他のモデムが使用可能状態になったときに自動的にモ
デムを切替えるモデム切替装置に関する。
え接続に関する。特に、1チップマイクロプロセッサの
制御によりモデムを交互に端末装置に接続し、複数台の
モデムのうちの1台がエラーを生じたり、故障した場合
に他のモデムが使用可能状態になったときに自動的にモ
デムを切替えるモデム切替装置に関する。
本発明は複数台の端末装置と複数台のモデムとの切替え
接続において、 複数台の端末装置および複数台のモデムとの間に1チッ
プマイクロプロセッサによる制御回路を備え、この1チ
ップマイクロプロセッサによって端末装置およびモデム
間の信号の送受を監視し状況に応じた制御を行うことに
より 端末装置の電源をOFFすることなくソフトウェアによ
り自動的に相互切替ができるようにしたものである。
接続において、 複数台の端末装置および複数台のモデムとの間に1チッ
プマイクロプロセッサによる制御回路を備え、この1チ
ップマイクロプロセッサによって端末装置およびモデム
間の信号の送受を監視し状況に応じた制御を行うことに
より 端末装置の電源をOFFすることなくソフトウェアによ
り自動的に相互切替ができるようにしたものである。
従来、この種の端末装置とモデムとの切替えはモデムを
接続しようとする端末装置に手動で切替えていた。
接続しようとする端末装置に手動で切替えていた。
上述した従来の端末装置とモデムとの切替えでは、複数
台の端末装置の一方から他方にモデムを切替えるときに
、複数台の端末装置の電源およびモデムの電源をOFF
してモデムを接続しなおしてから再び端末装置やモデム
に対しプログラムのロードをしなおさなければならない
欠点があった。
台の端末装置の一方から他方にモデムを切替えるときに
、複数台の端末装置の電源およびモデムの電源をOFF
してモデムを接続しなおしてから再び端末装置やモデム
に対しプログラムのロードをしなおさなければならない
欠点があった。
本発明はこのような欠点を除去するもので、複数台の端
末装置から複数台のモデムを交互に専有することができ
、端末装置の電源をOFFすることなく自動的に切替え
ることができる装置を提供することを目的とする。
末装置から複数台のモデムを交互に専有することができ
、端末装置の電源をOFFすることなく自動的に切替え
ることができる装置を提供することを目的とする。
本発明は、複数台の端末装置および複数台のモデムに接
続され、前記端末装置の一つを前記モデムのいずれか一
つに接続し、前記端末装置の他の一つを前記モデムの他
の一つに接続する切替回路を備えたモデム切替装置にお
いて、上記切替回路を制御する1チップマイクロプロセ
ッサを含む切替制御回路を設け、この切替制御回路は、
前記端末装置からのモデム使用要求信号に基づいて使用
されていないモデムを選択する手段を含むことを特徴と
する。
続され、前記端末装置の一つを前記モデムのいずれか一
つに接続し、前記端末装置の他の一つを前記モデムの他
の一つに接続する切替回路を備えたモデム切替装置にお
いて、上記切替回路を制御する1チップマイクロプロセ
ッサを含む切替制御回路を設け、この切替制御回路は、
前記端末装置からのモデム使用要求信号に基づいて使用
されていないモデムを選択する手段を含むことを特徴と
する。
モデム切替回路の電源が投入されると1チップマイクロ
プロセッサが初期化され、一つの端末装置から使用した
いモデムのモデム使用要求信号が送出されると、■チッ
プマイクロプロセッサがこの信号により制御を行い所定
の接続を実行する。
プロセッサが初期化され、一つの端末装置から使用した
いモデムのモデム使用要求信号が送出されると、■チッ
プマイクロプロセッサがこの信号により制御を行い所定
の接続を実行する。
1チップマイクロプロセッサは、このような接続制御を
行うとともに接続した端末装置とモデム間の信号の送受
を常に監視し、両者間にエラーが発生した場合には、所
定の制御を行い他のモデムが使用可能状態になったとき
に接続を切替える。
行うとともに接続した端末装置とモデム間の信号の送受
を常に監視し、両者間にエラーが発生した場合には、所
定の制御を行い他のモデムが使用可能状態になったとき
に接続を切替える。
このようにして端末装置とモデムを状況に応じて相互に
専有することができ、かつ端末装置の電源をOFFする
ことなくソフトウェアにより自動的に切替え動作を行う
ことができる。
専有することができ、かつ端末装置の電源をOFFする
ことなくソフトウェアにより自動的に切替え動作を行う
ことができる。
次に、本発明実施例について図面を参照して説明する。
第1図は本発明の一実施例の構成を示すブロック図。第
2図は本発明実施例のモデム切替回路のタイミングチャ
ートである。
2図は本発明実施例のモデム切替回路のタイミングチャ
ートである。
本発明実施例のモデム切替回路は、端末装置1.2から
のモデム使用要求信号(RQSTI)4およびモデム使
用要求信号(RQST2)7が1チップマイクロプロセ
ッサ3に入力され、1チップマイクロプロセッサ3から
の応答信号(ACKI)5および応答信号(NACKI
)6が端末装置1へ、また応答信号(ACK2>8およ
び応答信号(NACK2)9は端末装置2へ出力される
。また応答信号(ACKI)5および応答信号(ACK
2)8はインバータ16および17に入力され、その出
力は3ステートゲート13および15のイネーブル端子
Gにそれぞれ接続される。また、端末装置1および2と
モデム10および11とはCCITT勧告に準拠した図
外のモデムインタフェースで接続される。
のモデム使用要求信号(RQSTI)4およびモデム使
用要求信号(RQST2)7が1チップマイクロプロセ
ッサ3に入力され、1チップマイクロプロセッサ3から
の応答信号(ACKI)5および応答信号(NACKI
)6が端末装置1へ、また応答信号(ACK2>8およ
び応答信号(NACK2)9は端末装置2へ出力される
。また応答信号(ACKI)5および応答信号(ACK
2)8はインバータ16および17に入力され、その出
力は3ステートゲート13および15のイネーブル端子
Gにそれぞれ接続される。また、端末装置1および2と
モデム10および11とはCCITT勧告に準拠した図
外のモデムインタフェースで接続される。
このモデムインタフェースは端末装置1および2とレベ
ル変換ゲート12および14と接続され、その出力は3
ステートゲート13および15に人力され、また、その
出力は再びレベル変換ゲート24および25に入力され
、さらにその出力はモデム10および11に入力される
。また、端末装置1はモデム11とも接続される。この
接続は端末装置1とモデム10間でエラーが発生し、か
つモデム11が使用されていないとき接続される。モデ
ム11との接続はレベル変換ゲート20.3ステートゲ
ート22、レベル変換ゲート25を通して接続される。
ル変換ゲート12および14と接続され、その出力は3
ステートゲート13および15に人力され、また、その
出力は再びレベル変換ゲート24および25に入力され
、さらにその出力はモデム10および11に入力される
。また、端末装置1はモデム11とも接続される。この
接続は端末装置1とモデム10間でエラーが発生し、か
つモデム11が使用されていないとき接続される。モデ
ム11との接続はレベル変換ゲート20.3ステートゲ
ート22、レベル変換ゲート25を通して接続される。
3ステートゲート22のイネーブル端子Gの制御は1チ
ップマイクロプロセッサ3のERR1信号18により制
御される。
ップマイクロプロセッサ3のERR1信号18により制
御される。
同様に端末装M2はモデム1Cとも接続される。
そのモデムインタフェース信号の流れはレベル変換ゲー
ト21.3ステートゲート23、レベル変換ゲート24
の経路である。なお1チップマイクロプロセッサ3の初
期化はパワーオンリセット回路28のR3TO信号29
により初期化される。
ト21.3ステートゲート23、レベル変換ゲート24
の経路である。なお1チップマイクロプロセッサ3の初
期化はパワーオンリセット回路28のR3TO信号29
により初期化される。
次に本発明実施例の動作について第2図のタイミングチ
ャートにより説明する。まず、本発明実施例のモデム切
替回路の電源をONするとパワーオンリセット回路28
によりR3TO信号29が1チップマイクロプロセッサ
3に出力され、1チップマイクロプロセッサはt。時刻
においてACK 1=L、NACK1=H,ACK2=
L、NACK2H,ERR1=HSERR2=Hレベル
に初期化される。
ャートにより説明する。まず、本発明実施例のモデム切
替回路の電源をONするとパワーオンリセット回路28
によりR3TO信号29が1チップマイクロプロセッサ
3に出力され、1チップマイクロプロセッサはt。時刻
においてACK 1=L、NACK1=H,ACK2=
L、NACK2H,ERR1=HSERR2=Hレベル
に初期化される。
次にt1時刻において端末装置1からモデム10のモデ
ム使用要求信号(RQSTI)4を1チップマイクロプ
ロセッサ3に出力すると、端末装置2からのモデム使用
要求信号(RQST2)7がLレベル、ACK2CK2
信号8ベル、NACK2信号9がHレベルにあるとき、
1チップマイクロプロセッサ3はACK1信号5をLレ
ベルからHレベルに、NACK1信号6をHレベルから
Lレベルにし、そのACK1信号5はインバータ16に
入力され、その出力はLレベルとなる。この信号は3ス
テートゲート13のイネーブル端子Gに加わることによ
り、端末装置1からのモデムインクフェース信号はレベ
ル変換ゲート12を通してTTLレベルに変換された信
号を3ステートゲート13の出力に有効出力させる。こ
の信号は再びレベル変換ゲート24を通してモデム10
に加わり、端末装置1とモデム10とが接続される。
ム使用要求信号(RQSTI)4を1チップマイクロプ
ロセッサ3に出力すると、端末装置2からのモデム使用
要求信号(RQST2)7がLレベル、ACK2CK2
信号8ベル、NACK2信号9がHレベルにあるとき、
1チップマイクロプロセッサ3はACK1信号5をLレ
ベルからHレベルに、NACK1信号6をHレベルから
Lレベルにし、そのACK1信号5はインバータ16に
入力され、その出力はLレベルとなる。この信号は3ス
テートゲート13のイネーブル端子Gに加わることによ
り、端末装置1からのモデムインクフェース信号はレベ
ル変換ゲート12を通してTTLレベルに変換された信
号を3ステートゲート13の出力に有効出力させる。こ
の信号は再びレベル変換ゲート24を通してモデム10
に加わり、端末装置1とモデム10とが接続される。
1チップマイクロプロセッサ3は端末装置1とモデム1
0間の信号のやりとりを常に監視し両者間にエラーが発
生した場合Da t a lライン26を通してエラー
情報を得ることができる。
0間の信号のやりとりを常に監視し両者間にエラーが発
生した場合Da t a lライン26を通してエラー
情報を得ることができる。
今t2時刻において、Datalライン26にエラー情
報が1チップマイクロプロセッサ3に人力されたとき、
1チップマイクロプロセッサ3は端末装置2からのモデ
ム使用要求信号(RQST2)7がLレベルであること
を確認すると、■チップマイクロプロセッサ3からLレ
ベルのERR1信号18を出力する。このERR1信号
18のLレベルは3ステートゲート22のイネーブル端
子Gに加わると同時に端末装置lにも加わり、端末装置
1はモデム10との間でエラーが発生しかつモデム11
の使用権を獲得したことを認識し、端末装置1は自動的
に初期状態にセットされる。
報が1チップマイクロプロセッサ3に人力されたとき、
1チップマイクロプロセッサ3は端末装置2からのモデ
ム使用要求信号(RQST2)7がLレベルであること
を確認すると、■チップマイクロプロセッサ3からLレ
ベルのERR1信号18を出力する。このERR1信号
18のLレベルは3ステートゲート22のイネーブル端
子Gに加わると同時に端末装置lにも加わり、端末装置
1はモデム10との間でエラーが発生しかつモデム11
の使用権を獲得したことを認識し、端末装置1は自動的
に初期状態にセットされる。
従って端末装置1からのモデムインタフェース信号はレ
ベル変換ゲート20によりTTLレベルに変換され、さ
らに3ステートゲート22を通してレベル変換ゲート2
5に人力され、モデム11と接続される。
ベル変換ゲート20によりTTLレベルに変換され、さ
らに3ステートゲート22を通してレベル変換ゲート2
5に人力され、モデム11と接続される。
端末装置1がモデム11を専有する時間は端末装置1か
らのモデム使用要求信号(RQSTI)4がHレベル期
間でかつERR1信号18がL”レベル期間である。モ
デム使用要求信号(RQSTl)4がHレベルからLレ
ベルに変化するとERR1信号18はLレベルからHレ
ベルになり、モデム11は端末装置1から分離される。
らのモデム使用要求信号(RQSTI)4がHレベル期
間でかつERR1信号18がL”レベル期間である。モ
デム使用要求信号(RQSTl)4がHレベルからLレ
ベルに変化するとERR1信号18はLレベルからHレ
ベルになり、モデム11は端末装置1から分離される。
端末装置1がモデム11を使用している期間中に、端末
装置2からのモデム使用要求信号(RQST2)7が出
力されたとき、t3に示すように1チップマイクロプロ
セッサ3は端末装置1のモデム使用要求信号(RQST
I)4がHレベルならモデム11の専有権は端末装置1
が維持しつづけることになる。しかし、t44時刻示す
ようにモデム使用要求信号(RQSTI)4がHレベル
からLレベルに変化したとき、端末装置2からのモデム
使用要求信号(RQST2)7が依然Hレベルに保たれ
ているときにはモデム11の専有は自動的に端末装置2
に移動することになる。
装置2からのモデム使用要求信号(RQST2)7が出
力されたとき、t3に示すように1チップマイクロプロ
セッサ3は端末装置1のモデム使用要求信号(RQST
I)4がHレベルならモデム11の専有権は端末装置1
が維持しつづけることになる。しかし、t44時刻示す
ようにモデム使用要求信号(RQSTI)4がHレベル
からLレベルに変化したとき、端末装置2からのモデム
使用要求信号(RQST2)7が依然Hレベルに保たれ
ているときにはモデム11の専有は自動的に端末装置2
に移動することになる。
すなわち、端末装置2からモデム使用要求信号(RQS
T2>7がHレベルの状態期間中に端末装置1からのモ
デム使用要求信号(RQSTI)4がHレベルからLレ
ベルになったとき、応答信号(ACK 1 ) 51t
、HレベルからLレベルに、応答信号(N A CK
1 ) 6はLレベルからHレベルに変化する。このと
き、応答信号(ACK2)81tLレベルからHレベル
に、応答信号(NACK2)9はHレベルからLレベル
に変化する。この応答信号(ACK2)8はインバータ
17に加わり、その出力Lレベルは3ステートゲート1
5のイネーブル端子Gに加わり、端末装置2とモデム1
1間のO モデムインタフェース信号を有効化する。
T2>7がHレベルの状態期間中に端末装置1からのモ
デム使用要求信号(RQSTI)4がHレベルからLレ
ベルになったとき、応答信号(ACK 1 ) 51t
、HレベルからLレベルに、応答信号(N A CK
1 ) 6はLレベルからHレベルに変化する。このと
き、応答信号(ACK2)81tLレベルからHレベル
に、応答信号(NACK2)9はHレベルからLレベル
に変化する。この応答信号(ACK2)8はインバータ
17に加わり、その出力Lレベルは3ステートゲート1
5のイネーブル端子Gに加わり、端末装置2とモデム1
1間のO モデムインタフェース信号を有効化する。
以下このモデムインタフェースの端末装置2とモデム1
1間の接続方法は、端末装置1と同方法の制御によりモ
デム11を専有することができる。また、t5時刻に対
するERR2信号19の制御方法も端末装置1で説明し
たERR1信号18の処理方法と同様である。
1間の接続方法は、端末装置1と同方法の制御によりモ
デム11を専有することができる。また、t5時刻に対
するERR2信号19の制御方法も端末装置1で説明し
たERR1信号18の処理方法と同様である。
以上説明したように本発明によれば、■チップマイクロ
プロセッサの制御により複数台の端末装置から複数台の
モデムを交互に専有することができ、かつ端末装置の電
源をOFFすることなくソフトウェアにより、自動的に
切替えることができ、効果的にモデムを利用できる効果
がある。
プロセッサの制御により複数台の端末装置から複数台の
モデムを交互に専有することができ、かつ端末装置の電
源をOFFすることなくソフトウェアにより、自動的に
切替えることができ、効果的にモデムを利用できる効果
がある。
セッサ、4・・・モデム使用要求信号(RQSTI)、
5・・・応答信号(ACKI)、6・・・応答信号(N
ACKl)、7・・・モデム使用要求信号(RQST2
)、訃・・応答信号(ACK2> 、9・・・応答信号
(NACK2)、10.11・・・モデム、12.14
.20.21.24.25・・・レベル変換ゲート、1
3.15.22.23・・・3ステートゲート、16.
17・・・インバータ、18・・・ERRI信号、19
−E RR2信号、26−D a t a 1 ライン
、27・・・Da t a 2ライン、28・・・パワ
ーオンリセット回路、29・・・R3TO信号。
5・・・応答信号(ACKI)、6・・・応答信号(N
ACKl)、7・・・モデム使用要求信号(RQST2
)、訃・・応答信号(ACK2> 、9・・・応答信号
(NACK2)、10.11・・・モデム、12.14
.20.21.24.25・・・レベル変換ゲート、1
3.15.22.23・・・3ステートゲート、16.
17・・・インバータ、18・・・ERRI信号、19
−E RR2信号、26−D a t a 1 ライン
、27・・・Da t a 2ライン、28・・・パワ
ーオンリセット回路、29・・・R3TO信号。
Claims (1)
- 【特許請求の範囲】 1、複数台の端末装置および複数台のモデムに接続され
、前記端末装置の一つを前記モデムのいずれか一つに接
続し、前記端末装置の他の一つを前記モデムの他の一つ
に接続する切替回路を備えたモデム切替装置において、 上記切替回路を制御する1チップマイクロプロセッサを
含む切替制御回路を設け、 この切替制御回路は、前記端末装置からのモデム使用要
求信号に基づいて使用されていないモデムを選択する手
段を含む ことを特徴とするモデム切替装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284898A JPH02131054A (ja) | 1988-11-10 | 1988-11-10 | モデム切替装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284898A JPH02131054A (ja) | 1988-11-10 | 1988-11-10 | モデム切替装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02131054A true JPH02131054A (ja) | 1990-05-18 |
Family
ID=17684476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63284898A Pending JPH02131054A (ja) | 1988-11-10 | 1988-11-10 | モデム切替装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02131054A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160008556A (ko) * | 2013-05-15 | 2016-01-22 | 엘지전자 주식회사 | 무선 통신 시스템에서 송신 이용가능 데이터 양을 보고하기 위한 방법 및 이를 위한 장치 |
-
1988
- 1988-11-10 JP JP63284898A patent/JPH02131054A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160008556A (ko) * | 2013-05-15 | 2016-01-22 | 엘지전자 주식회사 | 무선 통신 시스템에서 송신 이용가능 데이터 양을 보고하기 위한 방법 및 이를 위한 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0611134B2 (ja) | ロ−カル・エリア・ネツトワ−ク | |
JPH02131054A (ja) | モデム切替装置 | |
JPS615361A (ja) | 通信インタフエイス回路 | |
JP2737179B2 (ja) | バスシステム | |
JPS6123451A (ja) | 通信制御装置 | |
JP2530611B2 (ja) | 通信制御装置 | |
JPH074664Y2 (ja) | 可搬型コンピュータ | |
JPS6280753A (ja) | バス制御方式 | |
JPS6117426B2 (ja) | ||
JPS5926415Y2 (ja) | ディジタルインタ−フエイス回路 | |
JPS6365731A (ja) | ポ−リング方式 | |
JPH04142648A (ja) | データ転送処理方式 | |
JPH05197662A (ja) | 情報処理装置 | |
JPS62191955A (ja) | Dma転送方式 | |
JPH0380351A (ja) | チャネル切替装置 | |
JPS6336646A (ja) | 拡張網制御回路 | |
JPS6340956A (ja) | デ−タ転送装置 | |
JPH07109595B2 (ja) | Lanアダプタの制御方式 | |
JPH04205365A (ja) | データ通信装置 | |
JPS62219054A (ja) | 入出力ポ−ト・デバイス間接続方式 | |
JPS63303538A (ja) | 統合交換機 | |
JPH03238549A (ja) | マイクロプロセッサ | |
JPS6198040A (ja) | 親局・子局間配線処理方式 | |
JPS62260262A (ja) | デ−タ転送制御装置 | |
JPS61277243A (ja) | デ−タ回線終端装置 |