JPH02127772A - 配線処理方式 - Google Patents
配線処理方式Info
- Publication number
- JPH02127772A JPH02127772A JP63281888A JP28188888A JPH02127772A JP H02127772 A JPH02127772 A JP H02127772A JP 63281888 A JP63281888 A JP 63281888A JP 28188888 A JP28188888 A JP 28188888A JP H02127772 A JPH02127772 A JP H02127772A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- angle
- divided
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 claims abstract description 15
- 238000003672 processing method Methods 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子機器の実装設計における配線処理方式に関
し、特にプリント基板（ＰＷＢ）、セラミック基板の配
線方法に関する。
し、特にプリント基板（ＰＷＢ）、セラミック基板の配
線方法に関する。
従来のこの種の配線処理方式では、接続関係にかかわら
ず、一定の配線格子、例えばＸ方向及びＹ方向を各層（
２層で１対としたペア層）に割当てて配線していた。
ず、一定の配線格子、例えばＸ方向及びＹ方向を各層（
２層で１対としたペア層）に割当てて配線していた。
上述した従来の配線処理方式では、斜め配線と直交配線
を同一ペア層で共存させることはできな。
を同一ペア層で共存させることはできな。
いため、斜め配線の方が配線長が短かくなってよい部分
と、直交配線の方が効率よく配線できる部分とがある場
合に、配線層を多層にして、それぞれ配線格子を別のベ
ア層で設定するか、斜め配線格子又は直交配線格子のい
ずれか一方を設定する等を施した上で配線処理していた
ため、前者では基板コストが上昇し、後者では配線長が
長くなる等の欠点がある。
と、直交配線の方が効率よく配線できる部分とがある場
合に、配線層を多層にして、それぞれ配線格子を別のベ
ア層で設定するか、斜め配線格子又は直交配線格子のい
ずれか一方を設定する等を施した上で配線処理していた
ため、前者では基板コストが上昇し、後者では配線長が
長くなる等の欠点がある。
本発明の配線処理方式は以下の手段を有している。
（１）配線領域を任意の複数個の領域に分割する。
（２）ＸＹ座標平面を接続ビンベア（ＰＰ）の配線角度
に応じて振り分ける複数の領域α、β、γ…を設定する
。
に応じて振り分ける複数の領域α、β、γ…を設定する
。
（３）（１）で分割された各領域内に含まれる接続ビン
ベア（ｐｐ）の結線ベクトルの角度を計算し、前記領域
α、β、γ…のグループへ振り分ける。
ベア（ｐｐ）の結線ベクトルの角度を計算し、前記領域
α、β、γ…のグループへ振り分ける。
（４）（１）で分割された各領域毎に、α、β、γ…の
うちで最も接続ＰＰ数の多いグループを選び、そのグル
ープに属する接続ＰＰの結線ベクトルの総和ベクトルの
角度φを計算する。
うちで最も接続ＰＰ数の多いグループを選び、そのグル
ープに属する接続ＰＰの結線ベクトルの総和ベクトルの
角度φを計算する。
（５）（１）で分割された各領域毎に、（４）で計算し
た角度φの配線格子を設定する。
た角度φの配線格子を設定する。
（６）（５）で設定された配線格子を用いて配線処理を
行う。
行う。
次に、本発明について図面を参照して説明する。
第１図は本発明の実行フローチャートである。
処理１・・・配線領域を任意の複数個の領域Ａ（１）・
・・、Ａ（ｎ）に分割する。第２図にその例を示す。
・・、Ａ（ｎ）に分割する。第２図にその例を示す。
処理２・・・ＸＹ座標平面を接続ＰＰの配線角度に応じ
て振り分ける複数の領域α、β、γを設定する。第３図
にその例を示す。
て振り分ける複数の領域α、β、γを設定する。第３図
にその例を示す。
処理３・・・ｉを１にする。
処理４・・・処理１で分割した配線領域Ａ（ｉ）の中に
含まれる接続ＰＰの結線ベクトルの角度を計算し、α（
ｉ）、β（ｉ）、γ（ｉ）、ξ（ｉ）のグループへ振り
分ける。例えば、第５図の様な接続ＰＰ、ＡＢのＸＹ座
標軸に対する角度をηとすると、ηが第３図のどのグル
ープに属するかによりα（ｉ）、β（ｉ）。
含まれる接続ＰＰの結線ベクトルの角度を計算し、α（
ｉ）、β（ｉ）、γ（ｉ）、ξ（ｉ）のグループへ振り
分ける。例えば、第５図の様な接続ＰＰ、ＡＢのＸＹ座
標軸に対する角度をηとすると、ηが第３図のどのグル
ープに属するかによりα（ｉ）、β（ｉ）。
γ（ｉ）、ξ（ｉ）のいずれかへ振り分けられる。
処理５・・・α（ｉ）、β（ｉ）、γ（ｉ）、ξ（ｉ）
で振り分けられた接続ＰＰ数が最も多いものを選び、こ
れを０（ｉ） とする。
で振り分けられた接続ＰＰ数が最も多いものを選び、こ
れを０（ｉ） とする。
処理６・・・０（ｉ）に振り分けた接続ＰＰの結線ベク
トルの総和ベクトルの角度をφとする。
トルの総和ベクトルの角度をφとする。
処理７・・・領域Ａ （ｉ）に角度φの配線格子を設定
する。
する。
処理８・・・ｉを＋１インクリメントする。
処理９・・・ｉ≦ｎなら処理４へ戻る。ｉｎｎなら処理
１０へ進む。
１０へ進む。
処理１０・・・設定された配線格子上で配線処理する。
例えば第２図のＡ （１）、Ａ （２）、Ａ （３）の
各領域で、それぞれα、β、γのグループに属する角度
の結線ベクトルを持つ接続ＰＰが最も多かったとすると
、それぞれの領域に接続ＰＰの結線ベクトルの総和ベク
トルの角度φの線分をベア層の１層分の配線格子とし、
もう−層は別の任意の角度の線分を配線格子とする様に
設定される。第４図は配線領域をＡ （１）、Ａ （２
）、Ａ （３）の各領域に分割し、それぞれに上述の方
法でベア層の１層分の配線格子を設定した例を示してい
る。
各領域で、それぞれα、β、γのグループに属する角度
の結線ベクトルを持つ接続ＰＰが最も多かったとすると
、それぞれの領域に接続ＰＰの結線ベクトルの総和ベク
トルの角度φの線分をベア層の１層分の配線格子とし、
もう−層は別の任意の角度の線分を配線格子とする様に
設定される。第４図は配線領域をＡ （１）、Ａ （２
）、Ａ （３）の各領域に分割し、それぞれに上述の方
法でベア層の１層分の配線格子を設定した例を示してい
る。
以上説明したように本発明は、配線領域を任意分割した
領域毎に、領域内の各接続ＰＰの接続関係に応じて最適
な配線格子を設定して配線するので、より短い配線で高
密度に配線できる効果がある。
領域毎に、領域内の各接続ＰＰの接続関係に応じて最適
な配線格子を設定して配線するので、より短い配線で高
密度に配線できる効果がある。
第１図は本発明の実行フローチャート、第２図は配線領
域を任意の領域に分割した例を示す図、第３図はＸＹ平
面座標を原点を通る直線で分割し、各領域をα、β、γ
、ξとした例を示す図、第４図は本処理で設定された配
線ベア層中の１層分を配線格子の例を示す図、第５図は
接続ＰＰの１丁のＸＹ座標軸に対する角度ηを示す図で
ある。
域を任意の領域に分割した例を示す図、第３図はＸＹ平
面座標を原点を通る直線で分割し、各領域をα、β、γ
、ξとした例を示す図、第４図は本処理で設定された配
線ベア層中の１層分を配線格子の例を示す図、第５図は
接続ＰＰの１丁のＸＹ座標軸に対する角度ηを示す図で
ある。
Claims (1)
- 【特許請求の範囲】 プリント基板（ＰＷＢ）またはセラミック基板の配線に
おいて、 （１）配線領域を任意の複数個の領域に分割する。 （２）ＸＹ座標平面を接続ピンペア（ＰＰ）の配線角度
に応じて振り分ける複数の領域α、β、γ…を設定する
。 （３）（１）で分割された各領域内に含まれる接続ピン
ペア（ＰＰ）の結線ベクトルの角度を計算し、前記領域
α、β、γ…のグループへ振り分ける。 （４）（１）で分割された各領域毎に、α、β、γ…の
うちで最も接続ＰＰ数の多いグループを選び、そのグル
ープに属する接続ＰＰの結線ベクトルの総和ベクトルの
角度φを計算する。 （５）（１）で分割された各領域毎に、（４）で計算し
た角度φの配線格子を設定する。 （６）（５）で設定された配線格子を用いて配線処理を
行う。 以上の処理を含むことを特徴とする配線処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281888A JPH02127772A (ja) | 1988-11-07 | 1988-11-07 | 配線処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281888A JPH02127772A (ja) | 1988-11-07 | 1988-11-07 | 配線処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02127772A true JPH02127772A (ja) | 1990-05-16 |
Family
ID=17645365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63281888A Pending JPH02127772A (ja) | 1988-11-07 | 1988-11-07 | 配線処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02127772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0552935A2 (en) * | 1992-01-23 | 1993-07-28 | Hitachi, Ltd. | A method of determining routes for a plurality of wiring connections and a circuit board produced by such a method |
-
1988
- 1988-11-07 JP JP63281888A patent/JPH02127772A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0552935A2 (en) * | 1992-01-23 | 1993-07-28 | Hitachi, Ltd. | A method of determining routes for a plurality of wiring connections and a circuit board produced by such a method |
| EP0552935A3 (ja) * | 1992-01-23 | 1995-04-05 | Hitachi Ltd | |
| US5657242A (en) * | 1992-01-23 | 1997-08-12 | Hitachi, Ltd. | Method of determining routes for a plurality of wiring connections and a circuit board produced by such a method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5833977B2 (ja) | アレイプロセツサ | |
| JPH0786407A (ja) | 集積回路の多層配線方法 | |
| US7276791B2 (en) | Board having alternating rows of processors and memories | |
| JPS6115395A (ja) | 半導体チツプ用モジユ−ル | |
| JP2001517370A (ja) | 複数の信号／終点接続組合わせを提供する信号及び終点パッドの配列方法 | |
| JPH02127772A (ja) | 配線処理方式 | |
| JPH0293917A (ja) | クロツク分配回路 | |
| JPH055379B2 (ja) | ||
| JP2001185648A (ja) | 半導体装置 | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JPH0243736A (ja) | 半導体装置 | |
| JP3014736B2 (ja) | プリント配線板の分割配線方法 | |
| JPS5910767Y2 (ja) | 多層印刷配線構造 | |
| JPS6197786A (ja) | Ｃａｄによる階層的配置決定システム | |
| JP2910717B2 (ja) | 混成集積回路装置 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPS6233441A (ja) | 半導体集積回路 | |
| JP3375180B2 (ja) | 集積回路チップ実装構造 | |
| JPH04142059A (ja) | 半導体集積回路 | |
| JPH02130996A (ja) | 電子部品実装用装置 | |
| JPS62122145A (ja) | マスタスライス方式ｌｓｉ | |
| JPH04141778A (ja) | 階層的配置処理方式 | |
| JPH0443665A (ja) | 半導体装置及びその製造方法 | |
| JPS5897890A (ja) | プリント配線基板 | |
| JPS63138467A (ja) | 配線処理方式 |