JPH02127640A - レティクル - Google Patents
レティクルInfo
- Publication number
- JPH02127640A JPH02127640A JP63281960A JP28196088A JPH02127640A JP H02127640 A JPH02127640 A JP H02127640A JP 63281960 A JP63281960 A JP 63281960A JP 28196088 A JP28196088 A JP 28196088A JP H02127640 A JPH02127640 A JP H02127640A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- reticle
- pattern
- thin film
- projection exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000010453 quartz Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000011521 glass Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000003754 machining Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置製造工程において、パターンの縮少
投影露光装置に用いるレティクルに関するものである。
投影露光装置に用いるレティクルに関するものである。
従来、この種の縮少投影露光装置に用いるレティクルは
、正方形のガラス又は石英板の表面に、縮少投影露光装
置の１回分の露光範囲に対応するパターンを形成した構
造であった。
、正方形のガラス又は石英板の表面に、縮少投影露光装
置の１回分の露光範囲に対応するパターンを形成した構
造であった。
上述した従来のレティクルは、縮少投影露光装置にセッ
トして、半導体基板表面にパターン焼きつけ加工する場
合、１枚のレティクルでは１種類の焼き付けしかできず
、同一半導体基板表面に２種類のパターンを焼き付けた
り、特定領域を全面露光する場合、レティクルを交換す
る必要があり著しく生産性を低下させていた。又、縮少
投影露光装置にて焼き付は加工前にレティクルの欠陥を
検査するが、欠陥発生の場合、レティクル洗浄から改め
てやり直す必要があり、これも生産性低下の大きな要因
であった。
トして、半導体基板表面にパターン焼きつけ加工する場
合、１枚のレティクルでは１種類の焼き付けしかできず
、同一半導体基板表面に２種類のパターンを焼き付けた
り、特定領域を全面露光する場合、レティクルを交換す
る必要があり著しく生産性を低下させていた。又、縮少
投影露光装置にて焼き付は加工前にレティクルの欠陥を
検査するが、欠陥発生の場合、レティクル洗浄から改め
てやり直す必要があり、これも生産性低下の大きな要因
であった。
本発明のし／ティクルは、石英板表面に金属又は酸化金
属膜にて所望のパターンを形成し、半導体装置の縮少投
影露光工程に使用するレティクルにおいて、長方形の平
板表面に１回の露光範囲の面積パターンを複数個形成し
たことを特徴とする特〔実施例〕 次に、本発明について図面を参照して説明する。
属膜にて所望のパターンを形成し、半導体装置の縮少投
影露光工程に使用するレティクルにおいて、長方形の平
板表面に１回の露光範囲の面積パターンを複数個形成し
たことを特徴とする特〔実施例〕 次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例を説明するためのレティク
ルの平面図である。本発明のレティクルは、長方形のガ
ラス又は石英の平板１の表面に、金属又は金属酸化物の
薄膜を加工して薄膜パターン２，３を形成した構造で、
薄膜パターン２，３はそれぞれ異なるパターンでかつ、
縮少投影露光装置の１回分の露光範囲に対応する面積を
有する。
ルの平面図である。本発明のレティクルは、長方形のガ
ラス又は石英の平板１の表面に、金属又は金属酸化物の
薄膜を加工して薄膜パターン２，３を形成した構造で、
薄膜パターン２，３はそれぞれ異なるパターンでかつ、
縮少投影露光装置の１回分の露光範囲に対応する面積を
有する。
パターン２，３０組合せは、同一品種の２工程、別品種
の同工程、デバイスパターンとテストパターン、デバイ
スパターンと完全透明パターン等種々の組み合せにする
事ができる。
の同工程、デバイスパターンとテストパターン、デバイ
スパターンと完全透明パターン等種々の組み合せにする
事ができる。
第２図は、本発明の他の実施例を説明するためのレティ
クルの平面図である。
クルの平面図である。
本実施例のレティクルは、長方形のガラス又は石英の平
板４０表面に該−実施例と同じ構造の薄膜パターン５，
６を形成した構造であり、該−実施例とは薄膜パターン
が全く同一のパターンである点が異なる。
板４０表面に該−実施例と同じ構造の薄膜パターン５，
６を形成した構造であり、該−実施例とは薄膜パターン
が全く同一のパターンである点が異なる。
以上説明したように本発明は、本発明のレティクルを用
い、さらに縮少投影露光装置のレティクルセット部に自
動平行移動機構を取りつけ、２つの露光パターンを自由
に選択して焼き付は加工を行うことにより、生産性低下
なく同一半導体基板表面に２種類のパターンを焼きつけ
たり、特定領域の全面露光等ができる。さらに、該他の
実施例のタイプのレティクルを用いれば、片側のパター
ンで欠陥が発生しても、残りのパターンで焼き付は加工
する事ができ、レティクル洗浄の待ち時間を無くすこと
ができる。
い、さらに縮少投影露光装置のレティクルセット部に自
動平行移動機構を取りつけ、２つの露光パターンを自由
に選択して焼き付は加工を行うことにより、生産性低下
なく同一半導体基板表面に２種類のパターンを焼きつけ
たり、特定領域の全面露光等ができる。さらに、該他の
実施例のタイプのレティクルを用いれば、片側のパター
ンで欠陥が発生しても、残りのパターンで焼き付は加工
する事ができ、レティクル洗浄の待ち時間を無くすこと
ができる。
尚、本実施例のレティクルでは、１回の露光範囲の２倍
のパターンを形成した例を示したが、パターンの面積は
自由に選択できる。
のパターンを形成した例を示したが、パターンの面積は
自由に選択できる。
第１図は本発明の一実施例を説明するためのレティクル
の平面図、第２図は本発明の他の実施例を説明するため
のレティクルの平面図である。 １゜ ４・・・・・・ガラス又は石英の平板、２゜ ３゜ ５゜ ・・薄膜パターンである。
の平面図、第２図は本発明の他の実施例を説明するため
のレティクルの平面図である。 １゜ ４・・・・・・ガラス又は石英の平板、２゜ ３゜ ５゜ ・・薄膜パターンである。
Claims (1)
- ガラス又は石英板表面に金属又は酸化金属膜にて所望の
パターンを形成し、半導体装置の縮少投影露光工程に使
用するレティクルにおいて、長方形の平板表面に１回の
露光範囲の面積のパターンを複数個形成した事を特徴と
するレティクル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281960A JPH02127640A (ja) | 1988-11-07 | 1988-11-07 | レティクル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281960A JPH02127640A (ja) | 1988-11-07 | 1988-11-07 | レティクル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02127640A true JPH02127640A (ja) | 1990-05-16 |
Family
ID=17646302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63281960A Pending JPH02127640A (ja) | 1988-11-07 | 1988-11-07 | レティクル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02127640A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7150948B2 (en) | 2002-10-18 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Photomask and method for exposing chip pattern |
| NL1026665C2 (nl) * | 2003-07-18 | 2008-01-08 | Toshiba Kk | Reticule, inrichting voor het bewaken van een optisch stelsel, werkwijze voor het bewaken van een optisch stelsel en werkwijze voor het vervaardigen van een reticule. |
-
1988
- 1988-11-07 JP JP63281960A patent/JPH02127640A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7150948B2 (en) | 2002-10-18 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Photomask and method for exposing chip pattern |
| US7303843B2 (en) | 2002-10-18 | 2007-12-04 | Oki Electric Industry Co., Ltd. | Photomask and method for exposing chip pattern |
| NL1026665C2 (nl) * | 2003-07-18 | 2008-01-08 | Toshiba Kk | Reticule, inrichting voor het bewaken van een optisch stelsel, werkwijze voor het bewaken van een optisch stelsel en werkwijze voor het vervaardigen van een reticule. |
| US7432021B2 (en) | 2003-07-18 | 2008-10-07 | Kabushiki Kaisha Toshiba | Reticle, apparatus for monitoring optical system, method for monitoring optical system, and method for manufacturing reticle |
| US7812972B2 (en) | 2003-07-18 | 2010-10-12 | Kabushiki Kaisha Toshiba | Reticle, apparatus for monitoring optical system, method for monitoring optical system, and method for manufacturing reticle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563568B2 (en) | Multiple image reticle for forming layers | |
| US5948572A (en) | Mixed mode photomask for nikon stepper | |
| JPH02127640A (ja) | レティクル | |
| US3950170A (en) | Method of photographic transfer using partial exposures to negate mask defects | |
| JPH01134919A (ja) | 光学投影露光装置 | |
| JPS6155106B2 (ja) | ||
| JPH01257948A (ja) | 半導体集積回路用ホトマスク | |
| JPH01234850A (ja) | 半導体集積回路用フォトマスク | |
| JPH0545944B2 (ja) | ||
| JPH0545710U (ja) | ペリクル用フレーム | |
| JP2002373845A (ja) | 電子線露光方法及び電子線露光装置 | |
| JPS634216Y2 (ja) | ||
| JPH05275303A (ja) | 露光方法およびそれに用いるフォトマスク | |
| JP2624335B2 (ja) | レジスト露光方法 | |
| JPS62254423A (ja) | 半導体焼付装置 | |
| JPH02116848A (ja) | フォトマスク | |
| JPH036649B2 (ja) | ||
| JPH04102851A (ja) | レチクル | |
| JPS63107023A (ja) | 縮小投影露光装置 | |
| JPS62247372A (ja) | 縮小投影露光方法 | |
| JPS62270959A (ja) | マスクフレ−ム | |
| JPS63179518A (ja) | 半導体製造装置 | |
| JPH0750328B2 (ja) | レチクル | |
| JPS60221758A (ja) | 縮小投影露光方法 | |
| JPH03242633A (ja) | 密着露光におけるホトマスクの密着方法 |